TOP > 国内特許検索 > スピントロニクス素子、スピントランジスタ及び磁気抵抗メモリ > 明細書

明細書 :スピントロニクス素子、スピントランジスタ及び磁気抵抗メモリ

発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2020-009802 (P2020-009802A)
公開日 令和2年1月16日(2020.1.16)
発明の名称または考案の名称 スピントロニクス素子、スピントランジスタ及び磁気抵抗メモリ
国際特許分類 H01L  43/08        (2006.01)
H01L  21/8239      (2006.01)
H01L  27/105       (2006.01)
H01L  29/82        (2006.01)
H01L  43/02        (2006.01)
H01L  43/10        (2006.01)
FI H01L 43/08 P
H01L 27/105 447
H01L 29/82 Z
H01L 43/02 Z
H01L 43/08 Z
H01L 43/10
請求項の数または発明の数 13
出願形態 OL
全頁数 13
出願番号 特願2018-126805 (P2018-126805)
出願日 平成30年7月3日(2018.7.3)
発明者または考案者 【氏名】ドゥシェンコ セルゲイ
【氏名】白石 誠司
【氏名】外園 将也
【氏名】安藤 裕一郎
出願人 【識別番号】504132272
【氏名又は名称】国立大学法人京都大学
個別代理人の代理人 【識別番号】100121441、【弁理士】、【氏名又は名称】西村 竜平
【識別番号】100154704、【弁理士】、【氏名又は名称】齊藤 真大
【識別番号】100129702、【弁理士】、【氏名又は名称】上村 喜永
【識別番号】100206151、【弁理士】、【氏名又は名称】中村 惇志
審査請求 未請求
テーマコード 4M119
5F092
Fターム 4M119AA03
4M119AA20
4M119BB01
4M119BB13
4M119BB20
4M119CC02
4M119CC05
4M119CC10
4M119DD33
4M119DD45
4M119EE03
4M119EE22
4M119EE27
4M119EE33
4M119JJ03
4M119JJ15
5F092AA04
5F092AA20
5F092AB08
5F092AC12
5F092AC24
5F092AC26
5F092AD24
5F092AD25
5F092BB03
5F092BB22
5F092BB35
5F092BB36
5F092BB42
5F092BC03
5F092BD13
5F092BD14
5F092BD22
5F092BD23
5F092BD24
5F092CA02
5F092CA19
要約 【課題】チャネル部の材料として金属材料を用いたスピントロニクス素子を提供する。
【解決手段】スピン流又は電流の少なくとも一方が流れるチャネル部を備えるものであって、前記チャネル部が、スピン軌道相互作用が0.01eV以上である金属材料から成り、前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御するスピントロニクス素子である。
【選択図】図2
特許請求の範囲 【請求項1】
スピン流又は電流の少なくとも一方が流れるチャネル部を備えるスピントロニクス素子であって、
前記チャネル部が、スピン軌道相互作用が0.01eV以上である金属材料から成り、
前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御するスピントロニクス素子。
【請求項2】
前記チャネル部の厚みが4.0nm以下である請求項1に記載のスピントロニクス素子。
【請求項3】
前記チャネル部の厚みが2.5nm以下である請求項2に記載のスピントロニクス素子。
【請求項4】
前記チャネル部に印加する電界の強度が10V/m以上である請求項1~3のいずれか1項に記載のスピントロニクス素子。
【請求項5】
前記チャネル部に印加する電界の強度が10V/m以上である請求項4に記載のスピントロニクス素子。
【請求項6】
前記金属材料は、白金、パラジウム、タングステン、タンタル及びビスマスから選択される1種以上、又はビスマス及びセレンを基とする合金を含む、請求項1~5のいずれか1項に記載のスピントロニクス素子。
【請求項7】
前記金属材料は、スピン軌道相互作用が0.01eV未満である1種以上の元素と、スピン軌道相互作用が0.01eV以上である1種以上の元素を含む、請求項1~6のいずれか1項に記載のスピントロニクス素子。
【請求項8】
前記金属材料はスピン拡散長が50nm以下のものである、請求項1~7のいずれか1項に記載のスピントロニクス素子。
【請求項9】
イオン液体又はイオンゲルを用いて前記チャネル部への電界の印加を行う請求項4又は5に記載のスピントロニクス素子。
【請求項10】
ソース電極と、
ドレイン電極と、
前記ソース電極及びドレイン電極の間に設けられ、スピン流又は電流の少なくとも一方が流れるチャネル部と、
前記チャネル部に電界を印加するゲート電極と
を具備し、
前記ソース電極及び前記ドレイン電極が強磁性材料から成り、
前記チャネル部が、スピン軌道相互作用が0.01eV以上である金属材料から成り、
前記ゲート電極から前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御するスピントランジスタ。
【請求項11】
前記ゲート電極から前記チャネル部に電界を印加することにより前記チャネル部のスピン拡散長を伸長することにより、前記ソース電極から注入されたスピン流を前記チャネル部を介して前記ドレイン電極に到達させる請求項10に記載のスピントランジスタ。
【請求項12】
スピン流又は電流の少なくとも一方が流れるチャネル部と、磁気トンネル接合素子とを具備し、前記チャネル部から注入されるスピン流により前記磁気トンネル接合素子を磁化反転させてデータの書換えを行う磁気抵抗メモリであって、
前記チャネル部が、スピン軌道相互作用が0.01eV以上である金属材料から成り、
前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御する磁気抵抗メモリ。
【請求項13】
前記チャネル部に電界を印加して前記金属材料のスピン軌道相互作用の大きさを制御することにより、前記磁気トンネル接合素子を磁化反転可能な書換え可能状態と、前記磁気トンネル接合素子を磁化反転できない書換え不可能状態とを切り替える、請求項12に記載の磁気抵抗メモリ。
発明の詳細な説明 【技術分野】
【0001】
本発明は、スピントロニクス素子、スピントランジスタ及び磁気抵抗メモリに関するものである。
【背景技術】
【0002】
近年、電子のスピンの自由度を利用したスピントロニクス素子が次世代の情報技術の担い手として注目を集めている。スピントロニクス素子の一つとして、例えば、スピン流や電流が流れるチャネル部を半導体材料で構成したスピントランジスタ(以下、半導体スピントランジスタともいう)が知られている(非特許文献1)。このスピントランジスタは、チャネル部にゲート電圧を印加することによりチャネル部内を伝導するスピンを制御するというものである。
【0003】
しかしながら、半導体スピントランジスタでは、強磁性金属からなるソース電極からチャネル部にスピン偏極した電子を注入(スピン注入ともいう)する際には、強磁性金属と半導体との間で電気伝導度が大きく異なることによりスピン注入効率が大幅に低下する所謂伝導度ミスマッチの問題が生じ得る。
【0004】
そのため、チャネル部を構成する材料としてスピン注入効率に優れた金属材料を用いたスピントランジスタ等のスピントロニクス素子の開発が求められている。
【先行技術文献】
【0005】

【非特許文献1】T. Matsuno, S. Sugahara and M. Tanaka, Jpn. J. Appl. Phys. 43, 6032 (2004).
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は上記した要求に応えるものであり、チャネル部の材料として金属材料を用いたスピントロニクス素子を提供することを主たる課題とする。
【課題を解決するための手段】
【0007】
チャネル部の材料として金属材料を用いた場合には、金属に内在する自由電子の数が多すぎるため、外部からチャネル部に電界を印加しても抵抗の変調ができず、素子の信号のオン・オフを制御することができない、というのが従来の当業者の常識であった。しかし本発明者らは、チャネル部の材料として金属材料を使用した場合であっても、所定の条件下では電界を印加することによりチャネル部のスピン軌道相互作用を制御することができ、これにより素子の信号のオン・オフを制御することができることを見出し本発明に至ったのである。
【0008】
すなわち本発明のスピントロニクス素子は、スピン流又は電流の少なくとも一方が流れるチャネル部を備えるスピントロニクス素子であって、前記チャネル部が、スピン軌道相互作用が0.01eV以上である金属材料から成り、前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御することを特徴とする。
【0009】
このような構成であれば、チャネル部に電界を印加してその金属材料のスピン軌道相互作用の大きさを制御することで、金属材料のスピン拡散長の長さやスピンホール効果の大きさを制御し、これにより信号のオン・オフを制御できるスピントロニクス素子を提供できる。
本発明のスピントロニクス素子は、チャネル部の材料としてスピン軌道相互作用が0.01eV以上の金属材料を用いているので、チャネル部に電界を印加していない状態ではそのスピン軌道相互作用が大きく、スピン注入をした際のスピン拡散長は短く、その一方で電流を流すことで生じるスピンホール効果は大きい。
【0010】
そのため例えば、チャネル部に電界を印加していない状態では、チャネル部の金属材料のスピン拡散長が短いために注入したスピン流がスピン検出器に到達せず信号がオフとなり、チャネル部に電界を印加している状態では、チャネル部の金属材料のスピン軌道相互作用が弱まることによりスピン拡散長が伸長し、注入したスピン流がスピン検出器に到達して信号がオンになるようなスピントロニクス素子を提供できる。
【0011】
また例えば、チャネル部に電界を印加していない状態では、チャネル部の金属材料のスピンホール効果が大きいので、チャネル部に電流を流すとこれに直交する方向にスピン流が流れて信号がオンになり、チャネル部に電界を印加している状態では、チャネル部の金属材料のスピン軌道相互作用が弱まることによりスピンホール効果が弱まり、チャネル部に電流を流してもこれと直交する方向にスピン流が流れなくなることにより信号がオフになるようなスピントロニクス素子を提供できる。
【0012】
チャネル部を構成する金属材料のスピン軌道相互作用が0.01eV未満であると、当該金属材料の生来のスピン拡散長が長く、またスピンホール効果も小さいので、上記のようにチャネル部に電界を印加したとしても、スピン流の輸送による信号のオン・オフの切り替えを制御することができない。
【0013】
前記スピントロニクス素子は、チャネル部の厚みが4.0nm以下であることが好ましく、2.5nm以下であることがより好ましく、2.0nm以下であることがさらに好ましい。
チャネル部の厚みが4.0nmを超えると、チャネル部の金属材料に内在する電子数が多くなり、チャネル部に電界を印加することによりスピン軌道相互作用の大きさを制御するのが難しくなることがある。そのため、チャネル部の厚みは4.0nm以下であることが好ましい。チャネル部の厚みが小さいほどチャネル部に内在する電子数が減り、電界の印加によってチャネル部の金属材料のキャリア数を変調しやすくなる。これによりチャネル部を構成する金属材料のフェルミ面を変調させ、それによって金属材料のスピン軌道相互作用を変調しやすくなり、電界を印加することによりスピン軌道相互作用を制御しやすくなる。チャネル部の厚みを2.5nm以下、より好ましくは2.0nm以下にすることにより、より確実にスピン軌道相互作用を制御して信号のオン・オフを制御することができる。
【0014】
前記スピントロニクス素子は、前記チャネル部に印加する電界の強度が10V/m以上であることが好ましく、10V/m以上であることがより好ましい。
チャネル部に印加する電界強度が10V/m未満であると、チャネル部である金属材料が薄膜状である場合には、チャネル部における電気伝導度を変調できる程度の十分な電子数の変調を与えることができず、チャネル部のスピン軌道相互作用の大きさを制御し難いことがある。そのためチャネル部に印加する電界強度は10V/m以上が好ましい。チャネル部に印加する電界強度を10V/m以上とすることで、より確実に、チャネル部のスピン軌道相互作用の大きさを制御して信号のオン・オフを制御することができる。
【0015】
前記金属材料の具体的態様として、白金、パラジウム、タングステン、タンタル及びビスマスから選択される1種以上、又はビスマス及びセレンを基とする合金を含むものが挙げられる。
チャネル部としてこのような金属材料を用いることにより、電界を印加することによるスピン軌道相互作用の変調を効率的に行うことができる。
これらのうち白金、タングステン及びタンタルのスピン軌道相互作用が特に大きい。そのため、チャネル部の金属材料として白金、タングステン又はタンタルを用いることが好ましい。
【0016】
前記金属材料は、スピン軌道相互作用の小さな1種以上の元素とスピン軌道相互作用が大きな1種以上の元素を含むことが好ましい。より具体的には、スピン軌道相互作用が0.01eV未満である1種以上の元素と、スピン軌道相互作用が0.01eV以上の1種以上の元素とを含むことが好ましい。
このようなものであれば、比較的安価な例えば銅のようなスピン軌道相互作用の小さい元素をチャネル部の材料として用いることにより、本発明に係るスピントロニクス素子の製造コストを低減できる。
【0017】
チャネル部として金属材料のスピン拡散長が50nm超であるものを用いると、スピントロニクス素子のオン・オフを制御するためには素子のサイズが大きくなってしまう。
そのため、前記金属材料はスピン拡散長が50nm以下のものであることが好ましい。
【0018】
前記チャネル部に電界を印加するためのゲート電極の材料としてはイオン液体又はイオンゲルを用いることが好ましい。
従来半導体素子に用いられる、例えば酸化ハフニウムや酸化アルミニウム等の固体物の酸化物ゲート絶縁膜では、上述した10V/m以上の強い電界を印加することができない。ゲート電極の材料としてはイオン液体又はイオンゲルを用いることにより、10V/m以上の強い電界をチャネル部に容易に印加することができる。
【0019】
また本発明のスピントランジスタは、ソース電極と、ドレイン電極と、前記ソース電極及びドレイン電極の間に設けられ、スピン流又は電流の少なくとも一方が流れるチャネル部と、前記チャネル部に電界を印加するゲート電極とを具備し、前記ソース電極及び前記ドレイン電極が強磁性材料から成り、前記チャネル部が、スピン軌道相互作用が0.01eV以上である金属材料から成り、前記ゲート電極から前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御することを特徴とする。
【0020】
このような構成であれば、上記スピントロニクス素子と同様の効果を奏するスピントランジスタを提供できる。またこのようなスピントランジスタであれば、チャネル部として金属材料を用いているので、強磁性金属等から成る電極とチャネル部との電気伝導度の差を小さくできる。そのため、半導体スピントランジスタに比べて、ソース電極からチャネル部へのスピン注入効率を高めることができる。またこのため、従来の半導体スピントランジスタにおいてスピンを半導体に注入するために一般に必要であったトンネル絶縁膜を不要にできるので、半導体スピントランジスタに比べて、素子動作のための消費電力を低く抑えることができる。
【0021】
前記スピントランジスタの具体的な態様としては、前記ゲート電極から前記チャネル部に電界を印加することにより前記チャネル部のスピン拡散長を伸長し、これにより前記ソース電極から注入されたスピン流を前記チャネル部を介して前記ドレイン電極に到達させるものを挙げることができる。
【0022】
また本発明の磁気抵抗メモリは、スピン流又は電流の少なくとも一方が流れるチャネル部と、磁気トンネル接合素子とを具備し、前記チャネル部から注入されるスピン流により前記磁気トンネル接合素子を磁化反転させてデータの書換えを行うものであって、前記チャネル部が、スピン軌道相互作用が0.01eV以上である金属材料から成り、前記チャネル部に電界を印加して前記チャネル部のスピン軌道相互作用の大きさを制御することにより信号のオン・オフを制御することを特徴とする。
【0023】
このような構成であれば、上記スピントロニクス素子と同様の効果を奏する磁気抵抗メモリを提供できる。またこのような構成であれば、データの書換え動作時には、電流ではなくスピン流が磁気トンネル接合素子を流れるので、磁気トンネル接合素子のトンネルバリアが壊れにくく、耐久性を向上することができる。
【0024】
前記磁気抵抗メモリは、前記チャネル部に電界を印加して前記金属材料のスピン軌道相互作用の大きさを制御することにより、前記磁気トンネル接合素子を磁化反転可能な書換え可能状態と、前記磁気トンネル接合素子を磁化反転できない書換え不可能状態とを切り替えるものであることが好ましい。
このようなものであれば、局所的にスピン軌道トルクがかからない素子を選ぶことができるようになり、情報蓄積の選択性が劇的に向上する。
また、従来におけるトンネル接合素子に電流を流すタイプの磁気抵抗メモリでは、信号のオフ時におけるリーク電流が問題となっていたが、上記の構成を有する磁気抵抗メモリであれば、磁気抵抗メモリを書換え不可能状態にしておけば、当該状態においてはスピン流が流れないので、リーク電流を大幅に低減でき、省エネルギー化を図ることができる。
【発明の効果】
【0025】
このように構成した本発明によれば、チャネル部の材料として金属材料を用いたスピントロニクス素子を提供することを提供することができる。
【図面の簡単な説明】
【0026】
【図1】第1の実施形態のスピントロニクス素子の構成を模式的に示す図である。
【図2】第1の実施形態のスピントロニクス素子の動作を模式的に示す図である。
【図3】第2の実施形態のスピントロニクス素子の構成を模式的に示す図である。
【図4】第2の実施形態のスピントロニクス素子の動作を模式的に示す図である。
【図5】実施例におけるISHE測定の結果を示す図である。
【発明を実施するための形態】
【0027】
<第1の実施形態>
以下に本発明の第1の実施形態に係るスピントロニクス素子について、図面を参照して説明する。

【0028】
第1の実施形態に係るスピントロニクス素子は、ゲート電極により電子のスピンを制御して回路に流れる電流のオン・オフを制御するものであり、具体的には所謂スピントランジスタ(スピンFET)100である。図1に示すように、このスピントランジスタ100は、基板11と、基板11の表面に積層された絶縁層12と、絶縁層12の表面に設けられたソース電極13及びドレイン電極14と、絶縁層12の表面であって前記ソース電極13及びドレイン電極14の間に設けられたチャネル部15と、前記チャネル部15の表面であって前記絶縁層12と反対側に設けられたゲート電極16とを具備する。
基板11や絶縁層12としては、従来一般に用いられている材料等により構成してよい。

【0029】
ソース電極13は、スピン偏極した電子をチャネル部15に注入するものである。ソース電極13は強磁性材料から成り、具体的には鉄、コバルト、ニッケル、又はこれらの合金等から成る。

【0030】
ドレイン電極14は、スピン偏極した電子をチャネル部15から受け入れるものである。ドレイン電極14は強磁性材料から成り、具体的には、鉄、コバルト、ニッケル、又はこれらの合金等から成る。なおドレイン電極14におけるスピンの向きは、ソース電極13におけるスピンの向きと同じである。

【0031】
チャネル部15は、ソース電極13から注入されたスピンや電流が流れるものである。チャネル部15は、スピン軌道相互作用が大きく、かつスピン拡散長が短い金属材料から構成されている。本実施形態では具体的には白金(Pt)から成る。チャネル部15は膜状に形成されたものであり、最も厚い箇所の厚みが約2.5nm以下となるように設けられている。

【0032】
チャネル部15の上面にはゲート電極16が設けられている。ゲート電極16は、チャネル部15に電界を印加して、チャネル部15のスピン軌道相互作用を制御するためのものである。本実施形態のゲート電極16は、チャネル部15に対して10V/m以上の電界を印加することができるように構成されている。ゲート電極16は、具体的にはイオン液体やイオンゲルを用いたものである。このようなものであれば、チャネル部15に高密度に電荷を蓄積できるので、チャネル部15に対して10V/m以上の強い強度の電界を印加することができる。

【0033】
次に、本実施形態のスピントランジスタ100のスイッチ動作について説明する。

【0034】
(オフ状態)
図2の(a)に示すように、ゲート電極16からチャネル部15に電界が印加されていない場合、スピントランジスタ100は、回路に電流を流さないオフ状態になっている。このオフ状態では、チャネル部15を構成する金属材料のスピン軌道相互作用が大きく、そのスピン拡散長が短いため、ソース電極13から注入されたスピンはドレイン電極14に到達することができない。

【0035】
(オン状態)
図2の(b)に示すように、ゲート電極16からチャネル部15に10V/m以上の電界が印加されている場合、スピントランジスタ100は回路に電流を流すオン状態になっている。このオン状態では、ゲート電極16から印加された電界によって、チャネル部15を構成する金属材料のスピン軌道相互作用が弱まっており、オフ状態に比べてそのスピン拡散長が長くなっている。そのためソース電極13から注入されたスピンは、チャネル部15を通ってドレイン電極14に到達することができる。

【0036】
このように構成したスピントランジスタ100によれば、チャネル部15として金属材料を用いているので、ソース電極13とチャネル部15との電気伝導度の差を小さくできる。そのため、半導体スピントランジスタに比べて、ソース電極13からチャネル部15へのスピン注入効率を高めることができる。またこのため、従来の半導体スピントランジスタにおいてスピンを半導体に注入するために一般に必要であったトンネル絶縁膜を不要にできるので、半導体スピントランジスタに比べて、素子動作のための消費電力を低く抑えることができる。

【0037】
<第2の実施形態>
次に、本発明の第2の実施形態に係るスピントロニクス素子について、図面を参照して説明する。

【0038】
第2の実施形態に係るスピントロニクス素子は、磁化の状態によって情報記憶を行う磁気抵抗メモリ200である。より具体的には、電荷の流れを伴わない純スピン流をスピンホール効果を利用して生じさせ、この純スピン流を用いて磁気トンネル接合素子を磁化反転をさせてデータの書き換えを行う所謂SOT(スピン軌道トルク)-MRAMである。この磁気抵抗メモリ200は、互いに平行に並べられた複数のビット線21と、ビット線21と平行に並べられた複数のソース線22と、ビット線21と交差しかつ互いに平行に並べられた複数のワード線23と、ビット線21とワード線23とが交差する部分に配置されたメモリーセルとしての複数のMTJ(磁気トンネル接合)素子24と、各MTJ素子24毎に設けられた書換え状態切替え部25とを備える。
以下、図3を用いて、磁気抵抗メモリ200が有する1つのMTJ素子24及びこれに設けられた書換え状態切替え部25について説明する。

【0039】
MTJ素子24は、強磁性体であるピン層241及びフリー層243と、ピン層241とフリー層243の間に配置された絶縁体であるトンネルバリア層242とを具備する。図3に示すように、ビット線21側からワード線23側に向かって、ピン層241・トンネルバリア層242・フリー層243の順に積層されており、ピン層241がビット線21に電気的に接続されている。

【0040】
ピン層241は例えば鉄、コバルト、ニッケル、又はこれらの合金等の材料から成り、保磁力が大きくその磁化方向が固定されている。フリー層243は例えば鉄、コバルト、ニッケル、又はこれらの合金等から成り、保磁力が小さく、その磁化方向を変化させてピン層241の磁化方向と平行又は反平行となるようにしている。トンネルバリア層242は例えば酸化マグネシウムや酸化アルミニウム等の材料から成る。

【0041】
書換え状態切替え部25は、MTJ素子24のフリー層243の磁化方向を反転可能な書換え可能状態(オン状態)と、当該磁化方向を反転できない書換え不可能状態(オフ状態)とを切り替えるものである。具体的には、フリー層243、ワード線23及びソース線22と電気的に接続されたチャネル部251と、チャネル部251の表面であってフリー層243と反対側に設けられたゲート電極252とを備える。
なお、このチャネル部251及びゲート電極252の具体的な構成は、第1実施形態におけるチャネル部15及びゲート電極16の構成と同じである。

【0042】
次に、書換え可能状態(オン状態)と書換え不可能状態(オフ状態)について説明する。

【0043】
(書換え可能状態)
図4の(a)に示すように、ゲート電極252からチャネル部251に電界が印加されていない場合、磁気抵抗メモリ200は書換え可能状態になっている。書換え可能状態ではチャネル部251を構成する金属材料のスピン軌道相互作用が大きく、そのスピンホール効果が大きいため、書き込み電流をソース線22からチャネル部251の面に平行な方向(厚み方向に垂直な方向)に流すと、当該書き込み電流は、スピンホール効果によってチャネル部251において面に垂直な方向(厚み方向)へのスピン流に変換される。これにより、スピン方向が一定の電子をフリー層243に注入することができ、フリー層243の磁化反転を行うことができる。チャネル部251に流す書込み電流の向きを逆向きにすることにより、フリー層243の磁化反転を逆向きにすることもできる。

【0044】
(書換え不可能状態)
図4の(b)に示すように、ゲート電極252からチャネル部251に電界が印加されている場合、磁気抵抗メモリ200は書換え不可能状態になっている。書換え不可能状態では、ゲート電極252から印加された10V/m以上の電界によって、チャネル部251を構成する金属材料のスピン軌道相互作用が弱まっている。そのためチャネル部251においてスピンホール効果が生じにくくなっており、書き込み電流をソース線22からチャネル部251の面方向(厚み方向に垂直な方向)に流しても、チャネル部251において面に垂直な方向(厚み方向)へのスピン流が生じにくく、スピン流がフリー層243に注入されにくい。

【0045】
このように構成した本実施形態の磁気抵抗メモリ200によれば、MTJ素子24を磁化反転させてデータの書換えを行う場合、電流ではなくスピン流がトンネルバリア層242を流れるのでトンネルバリア層242が壊れにくい。これにより、磁気抵抗メモリ200の耐久性を向上できる。
また本実施形態の磁気抵抗メモリ200によれば、チャネル部251に電界を印加して金属材料のスピン軌道相互作用の大きさを制御することにより、書換え可能状態と換え不可能状態とを切り替えることができるので、複数のMTJ素子24の中からスピン軌道トルクがかからないMTJ素子24を局所的に選択できるようになり、情報蓄積の選択性が劇的に向上する。
また、磁気抵抗メモリ200を書換え不可能状態にしておけば、当該状態においてはスピン流が流れないのでリーク電流を大幅に低減でき、省エネ性能を向上できる。

【0046】
<その他の実施形態>
なお、本発明は前記実施形態に限られるものではない。

【0047】
上記実施形態ではスピントロニクス素子の具体的態様としてスピントランジスタ100及び磁気抵抗メモリ200を挙げたがこれに限らず、種々のデバイスとして用いることができる。

【0048】
前記実施形態ではチャネル部15及び251は白金から構成されていたがこれに限定されず、タングステン、タンタル、ビスマス等の他の金属を含んで構成されていてもよい。スピン軌道相互作用が強く、0.01eV以上のものであればよい。

【0049】
チャネル部15及び251を構成する金属材料は単一の金属元素から成るものに限らず、2つ以上の元素からなる合金であってもよい。

【0050】
チャネル部15及び251を構成する金属材料は、スピン軌道相互作用の小さな1種以上の元素と、スピン軌道相互作用が大きな1種以上の元素を含んでもよい。例えば、銅、銀、アルミニウム等のスピン軌道相互作用が0.01eV未満である1種以上の元素と、ビスマス、白金、タングステン、タンタル、パラジウム等のスピン軌道相互作用が0.01eV以上の1種以上の元素とを含んでもよい。

【0051】
その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。
【実施例】
【0052】
以下、実施例を挙げて本発明をより具体的に説明する。本発明は以下の実施例によって制限を受けるものではなく、前記、後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
【実施例】
【0053】
(1)サンプル作成
長さ3mm×幅1mm×厚さ1.3μmのGGG/YIG基板(グラノプト社製)を準備し、凝集物を含まないAP(Alumina polishing)懸濁液(粒子径:50nm)を用いてこれを研磨した後、空気雰囲気下で1000℃で90分間加熱した。その後、アルゴンをスパッタリングガスとしてスパッタリングを行い、0.6Å/sの成膜速度でYIGの上にPt(白金)層を形成した(厚み:2.0nm、2.5nm、10nm)。その後、電子ビーム蒸着によって、Ti(5nm)/Au(100nm)の電気パッドをサンプルの側面に形成した。
(2)イオンゲル作成
PS-PMMA-PSポリマー(ポリマーソース社製)、DEME-TFSIイオン液体(関東化学社製)及びプロピオン酸エチル(ナカライテスク社製)を、重量比で9.3:0.7:20の比率で混合してイオンゲルを作成した。
(3)測定
作成したサンプルを電子スピン共鳴装置(JEOL JES-FA200)の円筒(TE011)キャビティ内にセットした。印加するマイクロ波電力を1mW、マイクロ波周波数を9.12GHzにセットした。室温においてゲート電圧を設定し、イオンゲル内で電気二重層が発達した後サンプルを250Kまで冷却し、I-V特性、FMR及びISHE等の測定を行った。なお、液体窒素容器を補充する間を除いて、サンプルが入っているキャビティ内に窒素ガスを流し続けた。
(4)結果
測定結果の一部を図5に示す。図5は、ISHE(逆スピンホール効果)測定の結果を示しており、Pt層の厚みdPtが異なる5つのサンプルについて、印加する電圧Vを-2.0V~+2.0まで変化させた場合の、正規化したスピン-電荷変換電流IISHE/IISHEmaxの変化を示している。図5から分かるように、Pt層の厚みが10nmのサンプルでは、印加する電圧Vを変化させても、IISHE/IISHEmaxは大きく変化しなかった。一方で、Pt層の厚みが2.5nm、2.0nmのサンプルでは、印加する電圧Vを変化させることにより、IISHE/IISHEmaxを変化させられることを確認できた。特にPt層の厚みが2.0nmのサンプルでは、ゲート電圧Vが-2.0VではIISHE/IISHEmaxが約100%であるが、ゲート電圧Vを+2.0Vにすると、IISHE/IISHEmaxが約2%程度に低下した。
以上から、Pt層の厚みが2.5nm、2.0nmであるサンプルでは、ゲート電圧を印加することにより、Pt層の逆スピンホール効果の大きさを制御できること、すなわちスピン軌道相互作用を制御できることを確認できた。
【符号の説明】
【0054】
1 ・・・スピントランジスタ(スピントロニクス素子)
11 ・・・基板
12 ・・・絶縁層
13 ・・・ソース電極
14 ・・・ドレイン電極
15 ・・・チャネル部
16 ・・・ゲート電極
200・・・磁気抵抗メモリ(スピントロニクス素子)
21 ・・・ビット線
22 ・・・ソース線
23 ・・・ワード線
24 ・・・磁気トンネル接合素子
241・・・ピン層
242・・・トンネルバリア層
243・・・フリー層
25 ・・・書換え状態切替え部
251・・・チャネル部
252・・・ゲート電極
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4