TOP > 国内特許検索 > 系統連系インバータシステムの制御系の設計方法 > 明細書

明細書 :系統連系インバータシステムの制御系の設計方法

発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2019-193494 (P2019-193494A)
公開日 令和元年10月31日(2019.10.31)
発明の名称または考案の名称 系統連系インバータシステムの制御系の設計方法
国際特許分類 H02M   7/48        (2007.01)
FI H02M 7/48 R
H02M 7/48 E
請求項の数または発明の数 6
出願形態 OL
全頁数 13
出願番号 特願2018-086151 (P2018-086151)
出願日 平成30年4月27日(2018.4.27)
発明者または考案者 【氏名】加藤 利次
【氏名】井上 馨
出願人 【識別番号】503027931
【氏名又は名称】学校法人同志社
個別代理人の代理人 【識別番号】110000475、【氏名又は名称】特許業務法人みのり特許事務所
審査請求 未請求
テーマコード 5H770
Fターム 5H770BA11
5H770CA05
5H770CA06
5H770DA01
5H770DA22
5H770DA30
5H770DA41
要約 【課題】インバータの応答性およびシステムの安定性の両方を従来の手法よりも確実に確保することができる、系統連系インバータシステムの制御系の設計方法を提供する。
【解決手段】本発明に係る設計方法は、フィードバック制御系を構成する正弦波補償器を設計するステップS1と、フィードフォワード制御系の伝達関数H(ただし、iは当ステップの実行回数)を構成する主特性部H^とこれにより伝達される信号の帯域を制限するフィルタ特性部Fとを設計するステップS3と、S3にて設計された全伝達関数Hの組み合わせH+H+…による制御でインバータの受動化が達成されたか否かを判定するステップS4と、S4において達成されたと判定された場合は、組み合わせH+H+…をフィードフォワード制御系の最終的な伝達関数Hとし、達成されなかったと判定された場合は、S3を再度実行させるステップ(S5,S6)とを備える。
【選択図】図7
特許請求の範囲 【請求項1】
系統と該系統に対する電力供給源として動作する少なくとも1つのインバータとを備えた系統連系インバータシステムを制御するための、フィードバック制御系およびフィードフォワード制御系を含む制御系の設計方法であって、
前記フィードバック制御系を構成する正弦波補償器を設計する第1ステップと、
前記フィードフォワード制御系の伝達関数H(ただし、H=H^・F、iは当ステップの実行回数)を構成する2次以下の主特性部H^と該主特性部H^により伝達される信号の帯域を制限する2次以下のフィルタ特性部Fとを前記インバータが受動的となるように設計する第2ステップと、
前記第2ステップにおいてこれまでに設計された全ての前記伝達関数Hの組み合わせH+H+H+・・・によるフィードフォワード制御で前記インバータの受動化が達成されたか否かを判定する第3ステップと、
前記第3ステップにおいて前記受動化が達成されたと判定された場合は、前記伝達関数Hの組み合わせH+H+H+・・・を前記フィードフォワード制御系の最終的な伝達関数Hとして設計を終了し、前記第3ステップにおいて前記受動化が達成されなかったと判定された場合は、第2ステップを再度実行させる第4ステップと、
を備えたことを特徴とする設計方法。
【請求項2】
前記第1ステップにおいて、前記正弦波補償器を最適制御法により設計する
ことを特徴とする請求項1に記載の設計方法。
【請求項3】
前記第2ステップにおいて、前記主特性部H^および前記フィルタ特性部Fをあてはめにより設計する
ことを特徴とする請求項1または請求項2に記載の設計方法。
【請求項4】
前記フィルタ特性部Fが、1次のローパスフィルタ、1次のハイパスフィルタまたは2次のバンドパスフィルタである
ことを特徴とする請求項1~請求項3のいずれか一項に記載の設計方法。
【請求項5】
前記フィルタ特性部Fが、1次の第1フィルタ特性部Fi1および1次の第2フィルタ特性部Fi2の積Fi1・Fi2である
ことを特徴とする請求項1~請求項3のいずれか一項に記載の設計方法。
【請求項6】
前記第3ステップにおいて、前記インバータの出力アドミタンスYoの位相が-90[°]~+90[°]の範囲に収まっている場合に前記受動化が達成されたと判定する
ことを特徴とする請求項1~請求項5のいずれか一項に記載の設計方法。
発明の詳細な説明 【技術分野】
【0001】
本発明は、系統と該系統に対する電力供給源として動作する少なくとも1つのインバータとを備えた系統連系インバータシステムを制御するための制御系の設計方法に関する。
【背景技術】
【0002】
近年、太陽電池や二次電池等から出力される直流電力をインバータによって50/60[Hz]の交流電力に変換し、変換後の電力を商用送配電系統(以下、単に「系統」という)に供給する非電力事業者や個人が急増している。このため、今日の系統には、多種多様なインバータが並列に接続されている。なお、本明細書では、系統と該系統に対する電力供給源として動作する少なくとも1つのインバータとを備えたものを、「系統連系インバータシステム」または単に「システム」と呼ぶ。
【0003】
個々のインバータに対して、エネルギー関数(例えば、リアプノフ関数)に基づいた制御等の安定性を考慮した好適な制御が適用される場合、システムの安定性は確保される。しかしながら、このような制御では、自由度の一部が安定性の確保のために使用される。このため、このような制御が適用されたインバータは、系統電力の正弦波形に対する応答性が悪いという問題があった。
【0004】
この問題を解決するべく、本発明者らは、非特許文献1において、系統連系インバータシステムの制御系をフィードバック制御系とフィードフォワード制御系とで構成する手法を提案した。この手法によれば、フィードバック制御系で応答性を確保しながら、あてはめにより設計した伝達関数Hを用いたフィードフォワード制御系で安定性を確保することができる。
【先行技術文献】
【0005】

【非特許文献1】中嶌勇介,加藤利次,井上馨、「グリッド連系インバータシステムのフィードフォワード制御による安定化法の検討」、一般社団法人電気学会 半導体電力変換/モータドライブ合同研究会、SPC-17-014、2017年
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、上記従来の手法を適用しただけでは、実使用において考慮すべき周波数帯(10~数k[Hz])での安定性を十分に確保できない場合があった。
【0007】
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、インバータの応答性およびシステムの安定性の両方を従来の手法よりも確実に確保することができる、系統連系インバータシステムの制御系の設計方法を提供することにある。
【課題を解決するための手段】
【0008】
上記課題を解決するために、本発明に係る設計方法は、系統と該系統に対する電力供給源として動作する少なくとも1つのインバータとを備えた系統連系インバータシステムを制御するための、フィードバック制御系およびフィードフォワード制御系を含む制御系の設計方法であって、[1]フィードバック制御系を構成する正弦波補償器を設計する第1ステップと、[2]フィードフォワード制御系の伝達関数H(ただし、H=H^・F、iはこのステップの実行回数)を構成する2次以下の主特性部H^と該主特性部H^により伝達される信号の帯域を制限する2次以下のフィルタ特性部Fとをインバータが受動的となるように設計する第2ステップと、[3]第2ステップにおいてこれまでに設計された全ての伝達関数Hの組み合わせH+H+H+・・・によるフィードフォワード制御でインバータの受動化が達成されたか否かを判定する第3ステップと、[4]第3ステップにおいて受動化が達成されたと判定された場合は、伝達関数Hの組み合わせH+H+H+・・・をフィードフォワード制御系の最終的な伝達関数Hとして設計を終了し、第3ステップにおいて受動化が達成されなかったと判定された場合は、第2ステップを再度実行させる第4ステップと、を備えている。
【0009】
上記設計方法は、第1ステップにおいて、正弦波補償器を最適制御法により設計する、との構成を有していてもよい。
【0010】
また、上記設計方法は、第2ステップにおいて、主特性部H^およびフィルタ特性部Fをあてはめにより設計する、との構成を有していてもよい。なお、設計されるフィルタ特性部Fは、1次のローパスフィルタ、1次のハイパスフィルタおよび2次のバンドパスフィルタのいずれかであってもよいし、1次の第1フィルタ特性部Fi1および1次の第2フィルタ特性部Fi2の積Fi1・Fi2であってもよい。
【0011】
また、上記設計方法は、第3ステップにおいて、インバータの出力アドミタンスYoの位相が-90[°]~+90[°]の範囲に収まっている場合に受動化が達成されたと判定する、との構成を有していてもよい。
【発明の効果】
【0012】
本発明によれば、インバータの応答性およびシステムの安定性の両方を従来の手法よりも確実に確保することができる、系統連系インバータシステムの制御系の設計方法を提供することができる。
【図面の簡単な説明】
【0013】
【図1】系統連系インバータシステムの概略構成図である。
【図2】図1に示す系統連系インバータシステムに備えられたインバータの一例を示す回路図である。
【図3】図1に示す系統連系インバータシステムの等価回路図である。
【図4】図1に示す系統連系インバータシステムの別の等価回路図である。
【図5】図1に示す系統連系インバータシステムのさらに別の等価回路図である。
【図6】本発明に係る設計方法によって設計された制御系のブロック図である。
【図7】本発明に係る設計方法のフロー図である。
【図8】インバータの出力アドミタンスYをYfbとした場合の、出力アドミタンスYの振幅特性および位相特性を示すグラフである。
【図9】インバータの出力アドミタンスYをYfb+Yff1とした場合の、出力アドミタンスYの振幅特性および位相特性を示すグラフである。
【図10】インバータの出力アドミタンスYをYfb+Yff1+Yff2とした場合の、出力アドミタンスYの振幅特性および位相特性を示すグラフである。
【図11】インバータの出力アドミタンスYをYfb+Yff1+Yff2とした場合の、連係点電圧およびインバータ出力電流を示すグラフである。
【発明を実施するための形態】
【0014】
以下、添付図面を参照しつつ、本発明に係る系統連系インバータシステムの制御系の設計方法について説明する。

【0015】
(系統連系インバータシステムの構成および安定性)
図1に、本発明に係る設計方法によって設計された制御系によって制御される系統連系インバータシステム1を示す。同図に示すように、系統連系インバータシステム1は、系統インダクタ3を有する系統2と該系統2に対して並列に接続されたN台(ただし、Nは1以上の整数)のインバータ(第1インバータINV,第2インバータINV,・・・,第NインバータINV)とを備えている。各インバータINV,INV,・・・,INVは、系統2に対する電力供給源として動作する。

【0016】
系統2の一端を基準としたときの他端の電位はVであり、系統連系点4の一方を基準としたときの他方の電位はVgcである。また、系統インダクタ3のインダクタンスはLである。

【0017】
図2に示すように、第1インバータINVは、直流電源5と、単相ブリッジ6を構成する4つのスイッチ素子SW,SW,SW,SWと、単相ブリッジ6の出力側に設けられたLCL形のフィルタ7と、系統連系点4に接続される出力端子11,11とを備えている。フィルタ7は、出力電流(後述する電流IL2)の高調波を抑制するためのもので、第1インダクタ8と、第2インダクタ9と、キャパシタ10とを含んでいる。また、スイッチ素子SW,SW,SW,SWは、不図示の制御部によってオン/オフが制御されるよう構成されている。

【0018】
直流電源5が出力する電圧をEとすると、単相ブリッジ6の出力電圧はuE(ただし、指令値uは、-1≦u≦1)となる。第1インダクタ8を流れる電流はIL1、第2インダクタ9を流れる電流はIL2、キャパシタ10に発生する電圧はvである。また、第1インダクタ8のインダクタンスはL、第2インダクタ9のインダクタンスはL、キャパシタ10のキャパシタンスはCである。電流IL2は、第1インバータINVの出力電流となる。

【0019】
他のインバータINV,・・・,第NインバータINVも第1インバータINVと同様の構成を有している。しかしながら、これは単なる一例であって、インバータINV,INV,・・・,INVの構成は、同一であってもよいし、異なっていてもよい。

【0020】
系統連系インバータシステム1は、図3に示す等価回路で表すことができる。つまり、各インバータINV,INV,・・・,INVは、電流源I(ただし、j=1,2,・・・,N)と出力アドミタンスY(ただし、j=1,2,・・・,N)のノートンの回路で表すことができる。また、系統側は、系統インピーダンスZ(ただし、Z=jωL)と電圧源Vのテブナンの回路で表すことができる。

【0021】
図3に示す等価回路は、図4に示す等価回路に書き換えることもできる。ただし、Yは、全インバータINV,INV,・・・,INVの出力アドミタンスY,Y,・・・,Yの和である。また、Iは、全インバータINV,INV,・・・,INVの電流I,I,・・・,Iが出力する電流の和である。

【0022】
ここで、図4に示す等価回路では、周波数領域において次式が成立する。
【数1】
JP2019193494A_000003t.gif
式(1)の右辺の分母にナイキストの安定判別法を適用することにより、「出力アドミタンスYの位相が-90[°]~+90[°]の範囲内に収まっていれば、系統連系インバータシステム1は安定である」との条件を導き出すことができる。なお、系統連系インバータシステム1が安定であることと、系統2に接続されたインバータINV,INV,・・・,INVが全体として受動的であることとは等価である。

【0023】
(系統連系インバータシステムの状態方程式)
図1および図2に示す系統連系インバータシステム1の連続系における状態方程式は、状態変数をxとすると、以下の通りとなる。
【数2】
JP2019193494A_000004t.gif
ただし、連続系システム行列A、連続系入力ベクトルb、連続系出力ベクトルcおよび連続系外乱ベクトルhは、式(3)の通りである。
【数3】
JP2019193494A_000005t.gif

【0024】
これをサンプリング周期T[s]で離散化すると、式(4)が得られる。
【数4】
JP2019193494A_000006t.gif
ただし、離散系システム行列A、離散系入力ベクトルb、離散系出力ベクトルcおよび離散系外乱ベクトルhは、式(5)の通りである。
【数5】
JP2019193494A_000007t.gif

【0025】
(系統連系インバータシステムの制御系の設計方法)
本発明に係る設計方法は、全体として受動的となるようにインバータINV,INV,・・・,INVを制御する制御系を設計する方法である。本発明に係る設計方法によって設計された制御系は、応答性を確保するためのフィードバック制御系による出力アドミタンスYfbと、受動性(すなわち、系統連系インバータシステム1の安定性)を確保するためのフィードフォワード制御系による出力アドミタンスYffとの和によって出力アドミタンスYが表されるように、インバータINV,INV,・・・,INVを制御する。したがって、本発明を適用する場合、系統連系インバータシステム1の等価回路は、図5に示す通りとなる。この等価回路では、次式が成立する。
【数6】
JP2019193494A_000008t.gif

【0026】
また、本発明に係る設計方法によって設計された制御系は、特許文献1に記載の従来の手法とは異なり、出力アドミタンスYffが複数の出力アドミタンスYff1,Yff2・・・,YffM(ただし、Mは2以上の整数)の和によって表されるように、インバータINV,INV,・・・,INVを制御する。したがって、式(6)は、式(7)のように書き換えることができる。
【数7】
JP2019193494A_000009t.gif

【0027】
図6に、本発明に係る設計方法によって設計された制御系を示す。同図に示すように、この制御系は、主回路部およびデジタル回路部で構成されている。本発明に係る設計方法は、この制御系のうち、特に、フィードバック制御系を構成する正弦波補償器の伝達関数Gおよび状態フィードバック係数ベクトルfと、フィードフォワード制御系の伝達関数Hとを設計する。なお、図中のiは、正弦波基準波形である。また、正弦波補償器の伝達関数Gは、次式で表される。ただし、式(8)中のk,kは、制御ゲインである。
【数8】
JP2019193494A_000010t.gif

【0028】
図6に示した制御系では、周波数領域において以下の状態方程式が成立する。
【数9】
JP2019193494A_000011t.gif
これを整理すると、式(10)が得られる。
【数10】
JP2019193494A_000012t.gif
したがって、インバータINV,INV,・・・,INVの出力アドミタンスY、YfbおよびYffは、以下の通りとなる。
【数11】
JP2019193494A_000013t.gif
【数12】
JP2019193494A_000014t.gif

【0029】
上記の通り、本発明に係る設計方法によって設計された制御系は、フィードフォワード制御系による出力アドミタンスYffが複数の出力アドミタンスYff1,Yff2・・・,YffMの和によって表されるように、インバータINV,INV,・・・,INVを制御する。このため、式(12)中の伝達関数Hは、式(13)のように書き換えることができる。
【数13】
JP2019193494A_000015t.gif

【0030】
本発明に係る設計方法は、式(13)中の伝達関数Hを2次以下の主特性部H^と該主特性部H^により伝達される信号の帯域を制限する2次以下のフィルタ特性部Fとの積により構成する。他の伝達関数H,H・・・,Hについても同様である。したがって、本発明に係る設計方法によって設計された制御系では、次式が成立する。ただし、i=1,2,・・・,Mである。
【数14】
JP2019193494A_000016t.gif

【0031】
ここで、主特性部H^は、例えば、次式のような形式を有している。ただし、a,a,a,b,bは、あてはめにより決定される係数である。
【数15】
JP2019193494A_000017t.gif

【0032】
また、フィルタ特性部Fは、例えば、次式のような形式を有した1次のローパスフィルタまたは1次のハイパスフィルタである。ただし、c,c,dは、あてはめにより決定される係数である。
【数16】
JP2019193494A_000018t.gif
フィルタ特性部Fは、1次のローパスフィルタFiLと1次のハイパスフィルタFiHとの積で表される2次のバンドパスフィルタFiL・FiHであってもよい。

【0033】
図7に、本発明に係る設計方法のフロー図を示す。同図に示すように、本発明に係る設計方法は、第1ステップS1~第6ステップS6で構成されている。

【0034】
第1ステップS1では、フィードバック制御系を構成する正弦波補償器を最適制御法等の既知の手法により設計する。より詳しくは、第1ステップS1では、状態フィードバック係数ベクトルfおよび式(8)中の制御ゲインk,kを決定する。

【0035】
第2ステップS2では、変数iを初期値である1に設定する。

【0036】
第3ステップS3では、フィードフォワード制御系の伝達関数Hを設計する。より詳しくは、第3ステップS3では、インバータINV,INV,・・・,INVが全体として受動的となるように、主特性部H^に含まれる係数a,a,a,b,bをあてはめにより決定するとともに、主特性部H^によって伝達される信号の帯域を部分的に制限するフィルタ特性部Fに含まれる係数c,c,dをあてはめにより決定する。例えば、主特性部H^によって伝達される信号の高域部分に受動化を妨げる要素がある場合は、フィルタ特性部Fがローパスフィルタとなるように係数c,c,dを決定し、主特性部H^によって伝達される信号の低域部分に受動化を妨げる要素がある場合は、フィルタ特性部Fがハイパスフィルタとなるように係数c,c,dを決定する。また、主特性部H^によって伝達される信号の高域部分および低域部分に受動化を妨げる要素がある場合は、フィルタ特性部F=F1L・F1HがバンドパスフィルタとなるようにF1LおよびF1Hの係数c,c,dを決定する。

【0037】
第4ステップS4では、前述の安定性確認手法により、伝達関数H(=H^・F)によるフィードフォワード制御で受動化が達成されたか否かを判定する。ここで、2次以下の比較的シンプルな主特性部H^およびフィルタ特性部Fの組み合わせでは、係数をどのように選択してもインバータINV,INV,・・・,INVの十分な受動化が達成できない場合があり得る。このような場合、本発明に係る設計方法では、変数iに1を加算し、フィードフォワード制御系の伝達関数Hを設計する(第5ステップS5および第3ステップS3参照)。一方、受動化が達成できた場合は、伝達関数Hを最終的な伝達関数Hとして、設計を終了する(第6ステップS6参照)。

【0038】
なお、第3ステップS3で設計する主特性部H^およびフィルタ特性部Fを3次以上の高次なものとすれば、第4ステップS4で受動化が達成できていないとの判定がなされることをある程度防ぐことができる。しかしながら、3次以上の主特性部H^およびフィルタ特性部Fを使用することは、第3ステップS3における計算が非常に複雑化するので、現実的ではない。

【0039】
2回目に実行される第4ステップS4では、伝達関数H+Hによるフィードフォワード制御で受動化が達成されたか否かを判定する。また、3回目に実行される第4ステップS4では、伝達関数H+H+Hによるフィードフォワード制御で受動化が達成されたか否かを判定する。このように、第4ステップS4では、これまでに設計された全ての伝達関数Hの組み合わせH+H+H+・・・によるフィードフォワード制御で受動化が達成されたか否かを判定する。

【0040】
第3ステップS3、第4ステップS4および第5ステップS5は、第4ステップS4において受動化が達成されたとの判定がなされるまで繰り返し実行される。

【0041】
(具体的な設計例)
続いて、本発明に係る設計方法による具体的な設計例について説明する。なお、本例では、系統2に1台のインバータ(第1インバータINV)が接続されているものとする。また、本例では、第1インバータINV等の回路パラメータを表1の通りとする。
【表1】
JP2019193494A_000019t.gif

【0042】
最初に、図7に示したフローにしたがい、最適制御法により状態フィードバック係数ベクトルfおよび制御ゲインk,kを決定する(第1ステップS1)。その結果を表2に示す。
【表2】
JP2019193494A_000020t.gif

【0043】
図8に、出力アドミタンスY=Yfbとした場合(すなわち、YfbにYffを加算しない場合)の、出力アドミタンスYの振幅特性および位相特性を示す。同図に示すように、出力アドミタンスY(=Yfb)の位相は、50[Hz]近傍において急激に変化して90[°]を超える。このことは、第1インバータINVが受動的ではないことを示している。つまり、このことは、系統インピーダンスZによっては系統連系インバータシステム1が安定ではない場合があることを示している。

【0044】
そこで、これを修正するべく、式(17)のような特性を有する出力アドミタンスYff1に対応する伝達特性H(=H^・F)を設計する(第3ステップS3)。ただし、式(17)中のR、LおよびCの値は、問題となっている帯域において出力アドミタンスYff1の影響がもっとも大きくなるように設定した(表3参照)。
【数17】
JP2019193494A_000021t.gif
【表3】
JP2019193494A_000022t.gif

【0045】
あてはめにより決定した主特性部H^およびフィルタ特性部F(ローパスフィルタ)の係数は表4および表5に示す通りである。
【表4】
JP2019193494A_000023t.gif
【表5】
JP2019193494A_000024t.gif

【0046】
図9に、出力アドミタンスY=Yfb+Yff1とした場合の、出力アドミタンスYの振幅特性および位相特性を示す。これらは、出力アドミタンスYff1を追加することにより大幅に改善されたものの、依然として受動化が達成できていない帯域(50~60[Hz])が存在していることを示している(第4ステップS4の判定の結果が“No”)。

【0047】
そこで、この帯域における受動化を達成するべく、出力アドミタンスYff2に対応する伝達特性H(=H^・F2L・F2H)を設計する(2回目の第3ステップS3)。表6、表7および表8に、あてはめにより決定した主特性部H^、フィルタ特性部F2L(ローパスフィルタ)およびフィルタ特性部F2H(ハイパスフィルタ)の係数を示す。
【表6】
JP2019193494A_000025t.gif
【表7】
JP2019193494A_000026t.gif
【表8】
JP2019193494A_000027t.gif

【0048】
図10に、出力アドミタンスY=Yfb+Yff1+Yff2とした場合の、出力アドミタンスYの振幅特性および位相特性を示す。これらは、出力アドミタンスYff2をさらに追加することにより、全ての帯域において受動化が達成できたことを示している(第4ステップS4の判定の結果が“Yes”)。

【0049】
最後に、図6に示す制御系における伝達関数HをH+H+Hとする(第6ステップS6)。

【0050】
図11に示すように、このようにして設計された制御系によって制御された第1インバータINVは、応答性に関しても良好な特性を示す。

【0051】
以上、本発明に係る系統連系インバータシステムの制御系の設計方法について説明してきたが、本発明は上記の構成に限定されるものではなく、種々の変形が含まれることはいうまでもない。
【符号の説明】
【0052】
1 系統連系インバータシステム
2 系統
3 系統インダクタ
4 系統連系点
5 直流電源
6 単相ブリッジ
7 フィルタ
8 第1インダクタ
9 第2インダクタ
10 キャパシタ
11 出力端子
INV,INV,・・・,INV インバータ
SW,SW,SW,SW スイッチ
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10