Top > Search of International Patents > QUANTUM COMPUTING SYSTEM AND USE METHOD FOR QUANTUM COMPUTING SYSTEM

QUANTUM COMPUTING SYSTEM AND USE METHOD FOR QUANTUM COMPUTING SYSTEM

Foreign code F200010153
File No. (S2018-0716-N0)
Posted date Jun 2, 2020
Country WIPO
International application number 2019JP018010
International publication number WO 2019216278
Date of international filing Apr 26, 2019
Date of international publication Nov 14, 2019
Priority data
  • P2018-090547 (May 9, 2018) JP
  • P2018-131507 (Jul 11, 2018) JP
  • P2018-148870 (Aug 7, 2018) JP
Title QUANTUM COMPUTING SYSTEM AND USE METHOD FOR QUANTUM COMPUTING SYSTEM
Abstract This quantum computing system is provided with a plurality of basic structures configured to include: a first quantum bit group comprising first quantum bits that are arranged in one column and not connected to each other; a second quantum bit group comprising second quantum bits that are arranged in one column, said second quantum bits being connected to the second quantum bits adjacent thereto and connected to a first quantum bit arranged in the same row; and a third quantum bit connected with all of the second quantum bits. The plurality of basic structures are arranged in one column, and said quantum computing system is provided with a quantum computing circuit obtained by connecting the third quantum bits of adjacent basic structures. In the resulting quantum computing circuit configuration, a two-dimensional cluster state or a three-dimensional cluster state is achieved using control wiring on a two-dimensional plane, or surface code is achieved using a quasi-two-dimensional superconducting circuit.
Outline of related art and contending technology BACKGROUND ART
Since the actual noise of the quantum system, in order to perform quantum computing requires quantum error correction. Quantum error correction is performed as one method 1 is used as a reference surface (surface code, toric code) (A. Y. Kitaev, "Fault-tolerant quantum computation by anyons,"Annals of Physics 303, 2 (2003). ) known. Particularly most research has progressed in the superconducting quantum circuit, the surface of the partial code has already been implemented (J. M. Chow et al., "Implementing a strand of a scalable fault-tolerant quantum computing fabric,"Nature Communications 5, 4015 (2014). ,J. Kelly et al., "State preservation by repetitive error detection in a superconducting quantum circuit,"Nature 519, 66 (2015). ,A. D. Corcoles et al., "Demonstration of a quantum error detection code using a square lattice of four superconducting qubits,"Nature Communications 6, 6979 (2015). ).
As the surface of the quantum error correction method other than a code, a two-dimensional cluster state 3 the special state referred to as a quantum calculation is performed using the one-way quantum computation is a topological (topological one-way quantum computation) (R. Raussendorf, J. Harrington, "Fault-Tolerant Quantum Computation with High Threshold in Two Dimensions,"Physical Review Letters 98, 190504 (2007). ). The cluster state having a 2-body interaction does not occur as the ground state of the physical systems, the generation method is problematic (M. A. Nielsen, "Cluster-state quantum computation,"Reports on Mathematical Physics 57, 147 (2006). ). As a method of generating a cluster state, the two-dimensional cluster state 2 and 1 for two-dimensional cluster state, the quantum dot clusters in a system using a technique called state machine gun (cluster state machine gun) (N. H. Lindner, T. Rudolph, "Proposal for Pulsed On-Demand Sources of Photonic Cluster State Strings,"Physical Review Letters 103, 113602 (2009). ,S. E. Economou, N. Lindner, T. Rudolph, "Optically Generated 2-Dimensional Photonic Cluster State from Coupled Quantum Dots,"Physical Review Letters 105, 093601 (2010). ) have been proposed.
Scope of claims (In Japanese)[請求項1]
 1列に並ぶように配置され、隣り合うものと結合している第1量子ビットからなる第1量子ビット群と、1列に並ぶように配置され、互いに結合しておらず、かつ同じ行に配置された前記第1量子ビットと結合している第2量子ビットからなる第2量子ビット群とを含んで構成される第1基本構成を複数備えると共に、前記第1基本構成の前記第1量子ビット及び前記第2量子ビットの配列方向を軸として対称となるように前記第1量子ビット群及び前記第2量子ビット群を反転させた構造を持つ第2基本構成を複数備え、前記第1基本構成と前記第2基本構成とが互い違いとなるように配置され、かつ、前記第1基本構成及び前記第2基本構成が、それぞれ1列に並ぶように配置され、互い違いの配置において隣り合う全ての第1基本構成及び第2基本構成間において同じ行の前記第1量子ビット間を各行で結合させ、前記第1量子ビット間を結合させるための配線が、他の配線と立体交差するように擬2次元上に形成された擬2次元配線を用いて構成され、
 前記第1量子ビットの各々、前記第2量子ビットの各々と制御装置とを接続するための制御配線が、他の制御配線と交差しないように2次元上に形成された2次元配線、又は他の制御配線と立体交差するように擬2次元上に形成された擬2次元配線を用いて構成された量子計算システム。

[請求項2]
 請求項1に記載の量子計算システムの使用方法であって、特定の手順に従って前記第1量子ビットの各々及び前記第2量子ビットの各々の操作を行う量子計算システムの使用方法。

[請求項3]
 1列に並ぶように配置され、互いに結合していない第1量子ビットからなる第1量子ビット群と、1列に並ぶように配置され、隣り合うものと結合しており、かつ同じ行に配置された前記第1量子ビットと結合している第2量子ビットからなる第2量子ビット群と、1列に並ぶように配置され、互いに結合しておらず、かつ同じ行に配置された前記第2量子ビットと結合している第3量子ビットからなる第3量子ビット群と、を備え、
 前記第1量子ビットの各々、前記第2量子ビットの各々、及び前記第3量子ビットの各々と制御装置とを接続するための制御配線が、他の制御配線と交差しないように2次元上に形成された2次元配線、又は他の制御配線と立体交差するように擬2次元上に形成された擬2次元配線を用いて構成された量子計算システム。

[請求項4]
 請求項3に記載の量子計算システムの使用方法であって、特定の手順に従って前記第1量子ビットの各々、前記第2量子ビットの各々、及び前記第3量子ビットの各々の操作を行う量子計算システムの使用方法。

[請求項5]
 1列に並ぶように配置され、互いに結合していない第1量子ビットからなる第1量子ビット群と、1列に並ぶように配置され、隣り合うものと結合しており、かつ同じ行に配置された前記第1量子ビットと結合している第2量子ビットからなる第2量子ビット群と、全ての前記第2量子ビットと結合している第3量子ビットと、を備え、
 前記第1量子ビットの各々、前記第2量子ビットの各々、及び前記第3量子ビットと制御装置とを接続するための制御配線が、他の制御配線と交差しないように2次元上に形成された2次元配線、又は他の制御配線と立体交差するように擬2次元上に形成された擬2次元配線を用いて構成された量子計算システム。

[請求項6]
 請求項5に記載の量子計算システムの使用方法であって、特定の手順に従って前記第1量子ビットの各々、前記第2量子ビットの各々、及び前記第3量子ビットの操作を行う量子計算システムの使用方法。

[請求項7]
 1列に並ぶように配置され、隣り合うものと結合している第1量子ビットからなる第1量子ビット群と、1列に並ぶように配置され、互いに結合しておらず、かつ同じ行に配置された前記第1量子ビットと結合している第2量子ビットからなる第2量子ビット群と、を備え、
 前記第1量子ビットの各々、及び前記第2量子ビットの各々と制御装置とを接続するための制御配線が、他の制御配線と交差しないように2次元上に形成された2次元配線を用いて構成された量子計算システム。

[請求項8]
 請求項7に記載の量子計算システムの使用方法であって、特定の手順に従って前記第1量子ビットの各々、及び前記第2量子ビットの各々の操作を行う量子計算システムの使用方法。

[請求項9]
 1列に並ぶように配置され、隣り合うものと結合している第1量子ビットからなる第1量子ビット群と、全ての前記第1量子ビットと結合している第2量子ビットと、を備え、
 前記第1量子ビットの各々、及び前記第2量子ビットと制御装置とを接続するための制御配線が、他の制御配線と交差しないように2次元上に形成された2次元配線、又は他の制御配線と立体交差するように擬2次元上に形成された擬2次元配線を用いて構成された量子計算システム。

[請求項10]
 請求項9に記載の量子計算システムの使用方法であって、特定の手順に従って前記第1量子ビットの各々、及び前記第2量子ビットの操作を行う量子計算システムの使用方法。

[請求項11]
 1列に並ぶように配置され、互いに結合していない第1量子ビットからなる第1量子ビット群と、1列に並ぶように配置され、隣り合うものと結合しており、かつ同じ行に配置された前記第1量子ビットと結合している第2量子ビットからなる第2量子ビット群と、全ての前記第2量子ビットと結合している第3量子ビットとを含んで構成される基本構成を複数備え、前記複数の基本構成が1列に並ぶように配置され、隣り合う前記基本構成の前記第3量子ビットを結合させ、
 前記第1量子ビットの各々、前記第2量子ビットの各々、及び前記第3量子ビットの各々と制御装置とを接続するための制御配線が、他の制御配線と交差しないように2次元上に形成された2次元配線、又は他の制御配線と立体交差するように擬2次元上に形成された擬2次元配線を用いて構成された量子計算システム。

[請求項12]
 請求項11に記載の量子計算システムの使用方法であって、特定の手順に従って前記第1量子ビットの各々、前記第2量子ビットの各々、及び前記第3量子ビットの各々の操作を行う量子計算システムの使用方法。

[請求項13]
 1列に並ぶように配置され、隣り合うものと結合している第1量子ビットからなる第1量子ビット群と、全ての前記第1量子ビットと結合している第2量子ビットとを含んで構成される基本構成を複数備え、前記複数の基本構成が1列に並ぶように配置され、隣り合う前記基本構成の前記第2量子ビットを結合させ、
 前記第1量子ビットの各々、及び前記第2量子ビットの各々と制御装置とを接続するための制御配線が、他の制御配線と交差しないように2次元上に形成された2次元配線、又は他の制御配線と立体交差するように擬2次元上に形成された擬2次元配線を用いて構成された量子計算システム。

[請求項14]
 請求項13に記載の量子計算システムの使用方法であって、特定の手順に従って前記第1量子ビットの各々、及び前記第2量子ビットの各々の操作を行う量子計算システムの使用方法。

[請求項15]
 1列に並ぶように配置され、隣り合うものと結合している第1量子ビットからなる第1量子ビット群を含んで構成される第1基本構成を複数備えると共に、1列に並ぶように配置され、隣り合うものと結合している第2量子ビットからなる第2量子ビット群を含んで構成される第2基本構成を複数備え、前記複数の第1基本構成が1列に並ぶように配置され、前記複数の第2基本構成が、前記複数の第1基本構成とは異なる列で1列に並ぶように配置され、結合する前記第1基本構成及び前記第2基本構成のペアの各々に対し、前記ペア内で対応する前記第1量子ビットと前記第2量子ビットとを結合させるための配線が、他の配線と交差しないように2次元上に形成された2次元配線、又は他の配線と立体交差するように擬2次元上に形成された擬2次元配線を用いて構成され、
 前記第1量子ビットの各々及び前記第2量子ビットの各々と制御装置とを接続するための制御配線が、他の制御配線と交差しないように2次元上に形成された2次元配線、又は他の制御配線と立体交差するように擬2次元上に形成された擬2次元配線を用いて構成された量子計算システム。
  • Applicant
  • ※All designated countries except for US in the data before July 2012
  • TOKYO UNIVERSITY OF SCIENCE FOUNDATION
  • Inventor
  • TSAI JAW SHEN
  • MUKAI HIROTO
  • SAKATA KEIICHI
IPC(International Patent Classification)
  • G06N010/00
Specified countries National States: AE AG AL AM AO AT AU AZ BA BB BG BH BN BR BW BY BZ CA CH CL CN CO CR CU CZ DE DJ DK DM DO DZ EC EE EG ES FI GB GD GE GH GM GT HN HR HU ID IL IN IR IS JO JP KE KG KH KN KP KR KW KZ LA LC LK LR LS LU LY MA MD ME MG MK MN MW MX MY MZ NA NG NI NO NZ OM PA PE PG PH PL PT QA RO RS RU RW SA SC SD SE SG SK SL SM ST SV SY TH TJ TM TN TR TT TZ UA UG US UZ VC VN ZA ZM ZW
ARIPO: BW GH GM KE LR LS MW MZ NA RW SD SL SZ TZ UG ZM ZW
EAPO: AM AZ BY KG KZ RU TJ TM
EPO: AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR
OAPI: BF BJ CF CG CI CM GA GN GQ GW KM ML MR NE SN ST TD TG
Please contact us by E-mail or facsimile if you have any interests on this patent.

PAGE TOP

close
close
close
close
close
close