Top > Search of International Patents > RECONFIGURATION CONTROLLER FOR OPTICALLY RECONFIGURABLE GATE ARRAY AND ITS METHOD

RECONFIGURATION CONTROLLER FOR OPTICALLY RECONFIGURABLE GATE ARRAY AND ITS METHOD achieved

Foreign code F110002471
File No. 5070PCT
Posted date Mar 8, 2011
Country WIPO
International application number 2007JP065085
International publication number WO 2008/026413
Date of international filing Aug 1, 2007
Date of international publication Mar 6, 2008
Priority data
  • P2006-230472 (Aug 28, 2006) JP
  • P2006-317363 (Nov 24, 2006) JP
Title RECONFIGURATION CONTROLLER FOR OPTICALLY RECONFIGURABLE GATE ARRAY AND ITS METHOD achieved
Abstract [PROBLEMS] To provide a reconfiguration controller of an optically reconfigurable gate array for correctly and reliably writing various types of logical operation circuits of an optically reconfigurable gate array and performing high-speed logical operation by quickly starting up the circuits. [MEANS FOR SOLVING PROBLEMS] A reconfiguration controller comprises a laser array (1) for producing a laser beam (1a) to serve as a reproducing beam and applying the laser beam (1a), a hologram memory (2) for outputting an optical pattern (2a) when receiving the laser beam (1a) according to pre-stored recording information and outputting a control signal light (2b) relating to optical reconfiguration by the optical pattern (2a), an optically reconfigurable gate array (3) for reconfiguring arrayed logical operation cells into various logical operation circuits according to the outputted optical pattern (2a), and outputting an optical control signal (S3) from the control signal light (2b), and a reproduction light application control means (4) for controlling the application of the laser beam (1a) emitted from the laser array (1) according to the optical control signal. Therefore, optical pattern application can be performed according to the optical control signal at a reconfiguration time adapted to any of various logical operation circuits sequentially reconfigured by the optically reconfigurable gate array. Consequently, correct and reliable write of any one of various types of logical operation circuits can be performed without any write error, and such various types of logical operation circuits can perform logical operation sequentially at high speed.
Scope of claims (In Japanese)
【請求項1】再生光を発光して照射する再生光照射手段と、
 予め格納された記録情報に基づいて前記再生光の照射により光パターンを射出すると共に、当該光パターンによる光再構成に関する制御信号光を射出する光学的メモリ手段と、
 前記射出される光パターンに基づいてアレイ状に配列された複数の論理演算セルを各種の論理演算回路に再構成し、制御信号光に基づいて光制御信号を出力する光再構成型ゲートアレイと、
 前記光制御信号に基づいて前記再生光照射手段で発光される再生光の照射を制御する再生光照射制御手段とを備えることを
 特徴とする光再構成ゲートアレイの再構成制御装置。

【請求項2】前記請求項1に記載の光再構成ゲートアレイの再構成制御装置において、
 前記光学的メモリ手段が、制御信号光を再構成速度の二値化データとして射出することを
 特徴とする光再構成ゲートアレイの再構成制御装置。

【請求項3】前記請求項1に記載の光再構成ゲートアレイの再構成制御装置において、
 前記光学的メモリ手段が、制御信号光を再構成速度に対応した光強度として射出することを
 特徴とする光再構成ゲートアレイの再構成制御装置。

【請求項4】前記請求項1ないし3のいずれかに記載の光再構成ゲートアレイの再構成制御装置において、
 前記光再構成型ゲートアレイが、光制御信号により前記射出された光パターンの光強度及び/又は照射時間が制御され、当該光パターンの光強度及び/又は照射時間により光再構成が完了した後に、各種の論理演算回路による演算動作を実行することを
 特徴とする光再構成ゲートアレイの再構成制御装置。

【請求項5】前記請求項1ないし4のいずれかに記載の光再構成ゲートアレイの再構成制御装置において、
 前記光再構成型ゲートアレイを複数の再構成回路パターンで順次書替えて光再構成を実行する際に、
 前記光再構成された論理演算回路が演算動作を実行中に、次に光再構成する再構成回路パターンの光パターンの光制御信号を保持し、当該保持された光制御信号に基づいて次に書替えられる再構成回路パターンを光再構成するために再生光照射手段の発光を制御することを
 特徴とする光再構成ゲートアレイの再構成制御装置。

【請求項6】前記請求項1ないし4のいずれかに記載の光再構成ゲートアレイの再構成制御装置において、
 前記光再構成型ゲートアレイを複数の再構成回路パターンで順次書替えて光再構成を実行する際に、
 前記再構成回路パターンの光再構成が、光学的メモリから射出される光パターン及び制御信号光を入力して当該制御信号光の制御により光パターンで論理演算回路の再構成として実行され、
 前記順次書替えられる光再構成のうち前に光再構成される光パターンと同時に照射された制御信号光に基づいて後に光再構成される光パターンの照射を制御することを
 特徴とする光再構成ゲートアレイの再構成制御装置。

【請求項7】再生光を各々発光する複数の発光部がアレイ状に配列され、当該複数の発光部からの各再生光を照射する再生光照射手段と、
 前記再生光照射手段に対向配設され、前記各再生光の照射により再構成回路パターンに対応する予め格納された記録情報の光パターンを射出する光学的メモリ手段と、
 前記光学的メモリ手段から射出された光パターンの照射によりアレイ状に配列された複数の論理演算セルを各種の論理演算回路に再構成する光再構成型ゲートアレイと、
 前記光学的メモリ手段に予め格納された記録情報の記録態様に対応した複数の再生光を当該記録情報の記録領域に発光部が照射するように制御する再生光照射制御手段とを備えることを
 特徴とする光再構成ゲートアレイの再構成制御装置。

【請求項8】前記請求項7に記載の光再構成ゲートアレイの再構成制御装置において、
 前記再生光照射制御手段が、光学的メモリ手段に予め格納された複数の記録情報の各記録態様に対応した複数の再生光を当該複数の記録情報の各記録領域に発光部から照射させ、
 当該照射により光学的メモリ手段から射出される複数の光パターンで前記光再構成型ゲートアレイの一又は複数の論理演算回路を再構成することを
 特徴とする光再構成ゲートアレイの再構成制御装置。

【請求項9】前記請求項7又は8に記載の光再構成ゲートアレイの再構成制御装置において、
 前記再生光照射制御手段が、記録情報に対応した複数の再生光を発光する複数の発光部の範囲内で増加又は減少させることを
 特徴とする光再構成ゲートアレイの再構成制御装置。

【請求項10】再生光照射制御手段の複数アレイ状に配列される発光部から光学的メモリ手段に再生光を照射し、当該光学的メモリ手段から光パターンを再生して光再構成型ゲートアレイに照射して各種の論理演算回路を再構成する光再構成ゲートアレイの再構成制御方法において、
 前記光学的メモリ手段に予め格納された記録情報の記録態様に対応した複数の再生光を当該記録情報の記録領域に再生光照射手段の複数の発光部が照射し、前記記録情報の記録領域から単一の光パターンを再生して光再構成型ゲートアレイに照射することを
 特徴とする光再構成ゲートアレイの再構成制御方法。

【請求項11】前記請求項10に記載の光再構成ゲートアレイの再構成制御方法において、
 前記光学的メモリ手段に予め格納された複数の記録情報の各記録態様に対応した複数の再生光を当該複数の記録情報の各記録領域に再構成照射手段の複数の発光部が照射し、
 前記複数の記録情報の各記録領域から複数の光パターンを再生して光再構成型ゲートアレイに照射し、
 前記光再構成型ゲートアレイの一又は複数の論理演算回路を再構成することを
 特徴とする光再構成ゲートアレイの再構成制御方法。
  • Applicant
  • ※All designated countries except for US in the data before July 2012
  • Kyushu Institute of Technology
  • Japan Science and Technology Agency
  • Inventor
  • WATANABE, Minoru
  • KOBAYASHI, Fuminori
IPC(International Patent Classification)
Specified countries AE(UTILITY MODEL),AG,AL(UTILITY MODEL),AM(PROVISIONAL PATENT)(UTILITY MODEL),AT(UTILITY MODEL),AU,AZ(UTILITY MODEL),BA,BB,BG(UTILITY MODEL),BH,BR(UTILITY MODEL),BW,BY(UTILITY MODEL),BZ(UTILITY MODEL),CA,CH,CN(UTILITY MODEL),CO(UTILITY MODEL),CR(UTILITY MODEL),CU(INVENTOR'S CERTIFICATE),CZ(UTILITY MODEL),DE(UTILITY MODEL),DK(UTILITY MODEL),DM,DO,DZ,EC(UTILITY MODEL),EE(UTILITY MODEL),EG(UTILITY MODEL),ES(UTILITY MODEL),FI(UTILITY MODEL),GB,GD,GE(UTILITY MODEL),GH,GM,GT,HN,HR(CONSENSUAL PATENT),HU(UTILITY MODEL),ID,IL,IN,IS,KE(UTILITY MODEL),KG(UTILITY MODEL),KM,KN,KP(INVENTOR'S CERTIFICATE)(UTILITY MODEL),KR(UTILITY MODEL),KZ(PROVISIONAL PATENT)(UTILITY MODEL),LA,LC,LK,LR,LS(UTILITY MODEL),LT,LU,LY,MA,MD(UTILITY MODEL),ME,MG,MK,MN,MW,MX(UTILITY MODEL),MY(UTILITY-INNOVATION),MZ(UTILITY MODEL),NA,NG,NI(UTILITY MODEL),NO,NZ,OM,PG,PH(UTILITY MODEL),PL(UTILITY MODEL),PT(UTILITY MODEL),RO,RS(PETTY PATENT),RU(UTILITY MODEL),SC,SD,SE,SG,SK(UTILITY MODEL),SL(UTILITY MODEL),SM,SV,SY,TJ(UTILITY MODEL),TM(PROVISIONAL PATENT),TN,TR(UTILITY MODEL),TT(UTILITY CERTIFICATE),TZ,UA(UTILITY MODEL),UG(UTILITY CERTIFICATE),US,UZ(UTILITY MODEL),VC(UTILITY CERTIFICATE),VN,ZA,ZM,ZW,EP(AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HU,IE,IS,IT,LT,LU,LV,MC,MT,NL,PL,PT,RO,SE,SI,SK,TR),OA(BF(UTILITY MODEL),BJ(UTILITY MODEL),CF(UTILITY MODEL),CG(UTILITY MODEL),CI(UTILITY MODEL),CM(UTILITY MODEL),GA(UTILITY MODEL),GN(UTILITY MODEL),GQ(UTILITY MODEL),GW(UTILITY MODEL),ML(UTILITY MODEL),MR(UTILITY MODEL),NE(UTILITY MODEL),SN(UTILITY MODEL),TD(UTILITY MODEL),TG(UTILITY MODEL)),AP(BW,GH,GM,KE,LS,MW,MZ,NA,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM)
Please contact us by E-mail or facsimile if you have any interests on this patent.

PAGE TOP

close
close
close
close
close
close