Top > Search of International Patents > MULTIPLE-CHANNEL SELF-ALIGNMENT TRANSISTOR FABRICATED BY DOUBLE SELF-ALIGNMENT PROCESS AND ITS MANUFACTURING METHOD

MULTIPLE-CHANNEL SELF-ALIGNMENT TRANSISTOR FABRICATED BY DOUBLE SELF-ALIGNMENT PROCESS AND ITS MANUFACTURING METHOD

Foreign code F110002763
File No. S2007-1125-C0
Posted date Apr 13, 2011
Country WIPO
International application number 2008JP063887
International publication number WO 2009/031377
Date of international filing Aug 1, 2008
Date of international publication Mar 12, 2009
Priority data
  • P2007-228080 (Sep 3, 2007) JP
Title MULTIPLE-CHANNEL SELF-ALIGNMENT TRANSISTOR FABRICATED BY DOUBLE SELF-ALIGNMENT PROCESS AND ITS MANUFACTURING METHOD
Abstract A multiple-channel self-alignment transistor fabricated through double self-alignment process by sequentially determining the positions of the gate, drain, and source electrodes by two back exposures, having a vertical structure using a comb gate electrode, and having multiple short channels and its manufacturing method are provided. A multiple-channel self-alignment transistor fabricated by a double self-alignment process comprises opaque gate electrodes (11) of a comb shape formed on a substrate (10), an insulating film (21) formed over the opaque gate electrodes (11), a transparent drain electrode (12) formed by a first back exposure through the substrate (10) between the comb opaque gate electrodes (11), transparent source electrodes (13) formed above an insulating film (21a) formed thereon and the comb opaque gate electrodes (11) by a second back exposure through the substrate (10), and a semiconductor (31) formed thereon.
Scope of claims (In Japanese)
【請求項1】(a)基板(10)上に櫛形に加工された不透明ゲート電極(11)と、(b)その上に積層された絶縁膜(21)と、(c)前記櫛形に加工された不透明ゲート電極(11)との間に前記基板(10)側からの1回目の背面露光によって形成される透明ドレイン電極(12)と、(d)その上に積層される絶縁膜(21a,22)と前記櫛形に加工された不透明ゲート電極(11)の上方に前記基板(10)側からの2回目の背面露光によって形成される透明ソース電極(13)と、(e)その上に積層される半導体(31)を有することを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタ。

【請求項2】請求項1記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタにおいて、前記櫛形に加工された不透明ゲート電極(11)がTaであることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタ。

【請求項3】請求項1記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタにおいて、前記透明ドレイン電極(12)及び前記透明ソース電極(13)がインジウム亜鉛酸化物(IZO)であることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタ。

【請求項4】請求項1記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタにおいて、前記絶縁膜(21,21a,22)がTa2 O5 であることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタ。

【請求項5】請求項1記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタにおいて、前記絶縁膜(21a,22)がポリイミドであることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタ。

【請求項6】請求項1記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタにおいて、前記半導体(31)が有機半導体であることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタ。

【請求項7】請求項6記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタにおいて、前記有機半導体がペンタセンであることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタ。

【請求項8】請求項1記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタにおいて、前記半導体(31)が酸化物半導体であることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタ。

【請求項9】請求項8記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタにおいて、前記酸化物半導体がインジウム亜鉛酸化物(IZO)であることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタ。

【請求項10】(a)基板(10)上に不透明ゲート電極(11)を形成し、該不透明ゲート電極(11)を櫛形に加工し、その上に絶縁膜(21)を形成する工程と、(b)フォトレジストを全面にコーティング後、前記基板(10)側から紫外光による1回目の背面露光を行い、現像後、フォトレジストパターン(41)を形成する工程と、(c)透明ドレイン電極(12)を形成する工程と、(d)不要部の電極をフォトレジストパターン(41)ごとリフトオフを行う工程と、(e)絶縁膜(21a,22)を積層し、次いで透明ソース電極(13)を積層形成し、更には、フォトレジストをコーティング後、前記基板(10)側から紫外光による2回目の背面露光を実施し、フォトレジストパターン(42)を形成する工程と、(f)前記フォトレジストパターン(42)を用い、前記ソース電極(13)及び前記絶縁膜(21a,22)を加工する工程と、(g)フォトレジストパターン(42)を除去する工程と、(h)半導体(31)を形成する工程とを施すことを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法。

【請求項11】請求項10記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法において、前記櫛形に加工された不透明ゲート電極(11)にTaを用いることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法。

【請求項12】請求項10記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法において、前記透明ドレイン電極(12)及び前記透明ソース電極(13)にインジウム亜鉛酸化物(IZO)を用いることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法。

【請求項13】請求項10記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法において、前記絶縁膜(21,21a,22)にTa2 O5 を用いることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法。

【請求項14】請求項10記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法において、前記絶縁膜(21a,22)にポリイミドを用いることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法。

【請求項15】請求項10記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法において、前記半導体(31)に有機半導体を用いることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法。

【請求項16】請求項15記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法において、前記有機半導体にペンタセンを用いることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法。

【請求項17】請求項10記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法において、前記半導体(31)に酸化物半導体を用いることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法。

【請求項18】請求項17記載の二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法において、前記酸化物半導体にインジウム亜鉛酸化物(IZO)を用いることを特徴とする二重自己整合プロセスによる多重チャネル自己整合トランジスタの製造方法。
  • Applicant
  • ※All designated countries except for US in the data before July 2012
  • National University Corporation University of Toyama
  • Inventor
  • OKADA, Hiroyuki
  • NAKA, Shigeki
IPC(International Patent Classification)
Specified countries AE(UTILITY MODEL),AG,AL(UTILITY MODEL),AM(PROVISIONAL PATENT)(UTILITY MODEL),AO(UTILITY MODEL),AT(UTILITY MODEL),AU,AZ(UTILITY MODEL),BA,BB,BG(UTILITY MODEL),BH(UTILITY MODEL),BR(UTILITY MODEL),BW(UTILITY MODEL),BY(UTILITY MODEL),BZ(UTILITY MODEL),CA,CH,CN(UTILITY MODEL),CO(UTILITY MODEL),CR(UTILITY MODEL),CU(INVENTOR'S CERTIFICATE),CZ(UTILITY MODEL),DE(UTILITY MODEL),DK(UTILITY MODEL),DM(UTILITY MODEL),DO(UTILITY MODEL),DZ,EC(UTILITY MODEL),EE(UTILITY MODEL),EG(UTILITY MODEL),ES(UTILITY MODEL),FI(UTILITY MODEL),GB,GD,GE(UTILITY MODEL),GH(UTILITY CERTIFICATE),GM,GT(UTILITY MODEL),HN,HR(CONSENSUAL PATENT),HU(UTILITY MODEL),ID,IL,IN,IS,JP(UTILITY MODEL),KE(UTILITY MODEL),KG(UTILITY MODEL),KM,KN,KP(INVENTOR'S CERTIFICATE)(UTILITY MODEL),KR(UTILITY MODEL),KZ(PROVISIONAL PATENT)(UTILITY MODEL),LA,LC,LK,LR,LS(UTILITY MODEL),LT,LU,LY,MA,MD(UTILITY MODEL),ME(PETTY PATENT),MG,MK,MN,MW,MX(UTILITY MODEL),MY(UTILITY-INNOVATION),MZ(UTILITY MODEL),NA,NG,NI(UTILITY MODEL),NO,NZ,OM(UTILITY MODEL),PG,PH(UTILITY MODEL),PL(UTILITY MODEL),PT(UTILITY MODEL),RO,RS(PETTY PATENT),RU(UTILITY MODEL),SC,SD,SE,SG,SK(UTILITY MODEL),SL(UTILITY MODEL),SM,ST,SV(UTILITY MODEL),SY,TJ(UTILITY MODEL),TM(PROVISIONAL PATENT),TN,TR(UTILITY MODEL),TT(UTILITY CERTIFICATE),TZ,UA(UTILITY MODEL),UG(UTILITY CERTIFICATE),US,UZ(UTILITY MODEL),VC(UTILITY CERTIFICATE),VN(PATENT FOR UTILITY SOLUTION),ZA,ZM,ZW,EP(AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MT,NL,NO,PL,PT,RO,SE,SI,SK,TR),OA(BF(UTILITY MODEL),BJ(UTILITY MODEL),CF(UTILITY MODEL),CG(UTILITY MODEL),CI(UTILITY MODEL),CM(UTILITY MODEL),GA(UTILITY MODEL),GN(UTILITY MODEL),GQ(UTILITY MODEL),GW(UTILITY MODEL),ML(UTILITY MODEL),MR(UTILITY MODEL),NE(UTILITY MODEL),SN(UTILITY MODEL),TD(UTILITY MODEL),TG(UTILITY MODEL)),AP(BW(UTILITY MODEL),GH(UTILITY MODEL),GM(UTILITY MODEL),KE(UTILITY MODEL),LS(UTILITY MODEL),MW(UTILITY MODEL),MZ(UTILITY MODEL),NA(UTILITY MODEL),SD(UTILITY MODEL),SL(UTILITY MODEL),SZ(UTILITY MODEL),TZ(UTILITY MODEL),UG(UTILITY MODEL),ZM(UTILITY MODEL),ZW(UTILITY MODEL)),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM)
Please contact us by E-mail or facsimile if you have any interests on this patent.

PAGE TOP

close
close
close
close
close
close