Top > Search of International Patents > SEMICONDUCTOR DEVICE AND SOLID-STATE IMAGING DEVICE

SEMICONDUCTOR DEVICE AND SOLID-STATE IMAGING DEVICE

Foreign code F110002932
File No. S2009-0229-C0
Posted date May 9, 2011
Country WIPO
International application number 2009JP071647
International publication number WO 2010/074252
Date of international filing Dec 25, 2009
Date of international publication Jul 1, 2010
Priority data
  • P2008-330572 (Dec 25, 2008) JP
Title SEMICONDUCTOR DEVICE AND SOLID-STATE IMAGING DEVICE
Abstract A semiconductor device including: a p-type semiconductor region (21); an n-type light reception surface embedded region (23) embedded in the semiconductor region (21); an n-type charge accumulation region (24) arranged continuous to the light reception surface embedded region (23) and having a potential well deeper than the light reception surface embedded region (23); a charge read-out region which reads out electric charge accumulated in the charge storage region (24); a discharge drain region (25) for discharging electric charge from the light reception surface embedded region (23); first potential control means (31, 30) which discharge electric charge from the light reception surface embedded region (23) to the discharge drain region (25); and second potential control means (32, 30) which transfer electric charge from the charge accumulation region (24) to the charge read-out region.
Scope of claims (In Japanese)
【請求項1】 第1導電型の半導体領域と、
 前記半導体領域とフォトダイオードを構成するように、前記半導体領域の上部の一部に埋め込まれた第2導電型の受光用表面埋込領域と、
 前記半導体領域の上部の一部に前記受光用表面埋込領域に連続して埋め込まれ、前記フォトダイオードが生成した電荷を移動させる場の方向を深さ方向として、前記受光用表面埋込領域よりもポテンシャル井戸の深さが深い第2導電型の電荷蓄積領域と、
 前記電荷蓄積領域が蓄積した前記電荷を読み出す電荷読み出し領域と、
 前記半導体領域の上部の一部に埋め込まれ、前記受光用表面埋込領域から前記電荷を排出する排出ドレイン領域と、
 前記受光用表面埋込領域と前記排出ドレイン領域との間の前記半導体領域の上部に形成されるチャネルの電位を制御して、前記受光用表面埋込領域から前記排出ドレイン領域へ前記電荷を排出する第1の電位制御手段と、
 前記電荷蓄積領域と前記電荷読み出し領域との間の前記半導体領域の上部に形成されるチャネルの電位を制御して、前記電荷蓄積領域から前記電荷読み出し領域へ前記電荷を転送する第2の電位制御手段
 とを備えることを特徴とする半導体素子。

【請求項2】 前記電荷蓄積領域が前記受光用表面埋込領域よりも高不純物密度であることを特徴とする請求項1に記載の半導体素子。

【請求項3】 前記受光用表面埋込領域の少なくとも一部が、複数のストライプ状の平面パターンをなすことを特徴とする請求項1又は2に記載の半導体素子。

【請求項4】 前記第1の電位制御手段の少なくとも一部が前記受光用表面埋込領域の一部を挟むような平面パターンで配置されていることを特徴とする請求項1~3のいずれか1項に記載の半導体素子。

【請求項5】 前記第1の電位制御手段が前記受光用表面埋込領域から前記電荷蓄積領域に至る電荷転送経路を挟むような平面パターンで配置されていることを特徴とする請求項1~3のいずれか1項に記載の半導体素子。

【請求項6】 前記電荷蓄積領域の下方に、第1導電型で前記半導体領域よりも高不純物密度のキャリアブロック層を更に備えることを特徴とする請求項1~5のいずれか1項に記載の半導体素子。

【請求項7】 第1導電型の半導体領域と、
 前記半導体領域とフォトダイオードを構成するように、前記半導体領域の上部の一部に埋め込まれた第2導電型の受光用表面埋込領域と、
 前記半導体領域の上部の一部に前記受光用表面埋込領域に連続して埋め込まれ、前記フォトダイオードが生成した電荷を移動させる場の方向を深さ方向として、前記受光用表面埋込領域よりもポテンシャル井戸の深さが深い第2導電型の電荷蓄積領域と、
 前記電荷蓄積領域が蓄積した前記電荷を読み出す電荷読み出し領域と、
 前記半導体領域の上部の一部に埋め込まれ、前記受光用表面埋込領域から前記電荷を排出する排出ドレイン領域と、
 前記受光用表面埋込領域と前記排出ドレイン領域との間の前記半導体領域の上部に形成されるチャネルの電位を制御して、前記受光用表面埋込領域から前記排出ドレイン領域へ前記電荷を排出する第1の電位制御手段と、
 前記電荷蓄積領域と前記電荷読み出し領域との間の前記半導体領域の上部に形成されるチャネルの電位を制御して、前記電荷蓄積領域から前記電荷読み出し領域へ前記電荷を転送する第2の電位制御手段
 とを備える画素を複数配列したことを特徴とする固体撮像装置。

【請求項8】 前記電荷蓄積領域が前記受光用表面埋込領域よりも高不純物密度であることを特徴とする請求項7に記載の固体撮像装置。

【請求項9】 前記受光用表面埋込領域の少なくとも一部が、複数のストライプ状の平面パターンをなすことを特徴とする請求項7又は8に記載の固体撮像装置。

【請求項10】 前記第1の電位制御手段の少なくとも一部が前記受光用表面埋込領域の一部を挟むような平面パターンで配置されていることを特徴とする請求項7~9のいずれか1項に記載の固体撮像装置。

【請求項11】 前記第1の電位制御手段が前記受光用表面埋込領域から前記電荷蓄積領域に至る電荷転送経路を挟むような平面パターンで配置されていることを特徴とする請求項7~9のいずれか1項に記載の固体撮像装置。

【請求項12】 前記電荷蓄積領域の下方に、第1導電型で前記半導体領域よりも高不純物密度のキャリアブロック層を更に備えることを特徴とする請求項7~11のいずれか1項に記載の半導体素子。
  • Applicant
  • ※All designated countries except for US in the data before July 2012
  • National University Corporation Shizuoka University
  • Inventor
  • KAWAHITO, Shoji
IPC(International Patent Classification)
Specified countries AE(UTILITY MODEL),AG,AL(UTILITY MODEL),AM(PROVISIONAL PATENT)(UTILITY MODEL),AO(UTILITY MODEL),AT(UTILITY MODEL),AU,AZ(UTILITY MODEL),BA,BB,BG(UTILITY MODEL),BH(UTILITY MODEL),BR(UTILITY MODEL),BW(UTILITY MODEL),BY(UTILITY MODEL),BZ(UTILITY MODEL),CA,CH,CL(UTILITY MODEL),CN(UTILITY MODEL),CO(UTILITY MODEL),CR(UTILITY MODEL),CU(INVENTOR'S CERTIFICATE),CZ(UTILITY MODEL),DE(UTILITY MODEL),DK(UTILITY MODEL),DM,DO(UTILITY MODEL),DZ,EC(UTILITY MODEL),EE(UTILITY MODEL),EG(UTILITY MODEL),ES(UTILITY MODEL),FI(UTILITY MODEL),GB,GD,GE(UTILITY MODEL),GH(UTILITY CERTIFICATE),GM,GT(UTILITY MODEL),HN,HR(CONSENSUAL PATENT),HU(UTILITY MODEL),ID,IL,IN,IS,JP(UTILITY MODEL),KE(UTILITY MODEL),KG(UTILITY MODEL),KM,KN,KP(INVENTOR'S CERTIFICATE)(UTILITY MODEL),KR(UTILITY MODEL),KZ(PROVISIONAL PATENT)(UTILITY MODEL),LA,LC,LK,LR,LS(UTILITY MODEL),LT,LU,LY,MA,MD(UTILITY MODEL),ME,MG,MK,MN,MW,MX(UTILITY MODEL),MY(UTILITY-INNOVATION),MZ(UTILITY MODEL),NA,NG,NI(UTILITY MODEL),NO,NZ,OM(UTILITY MODEL),PE(UTILITY MODEL),PG,PH(UTILITY MODEL),PL(UTILITY MODEL),PT(UTILITY MODEL),RO,RS(PETTY PATENT),RU(UTILITY MODEL),SC,SD,SE,SG,SK(UTILITY MODEL),SL(UTILITY MODEL),SM,ST,SV(UTILITY MODEL),SY,TH(PETTY PATENT),TJ(UTILITY MODEL),TM(PROVISIONAL PATENT),TN,TR(UTILITY MODEL),TT(UTILITY CERTIFICATE),TZ,UA(UTILITY MODEL),UG(UTILITY CERTIFICATE),US,UZ(UTILITY MODEL),VC(UTILITY CERTIFICATE),VN(PATENT FOR UTILITY SOLUTION),ZA,ZM,ZW,EP(AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,SE,SI,SK,SM,TR),OA(BF(UTILITY MODEL),BJ(UTILITY MODEL),CF(UTILITY MODEL),CG(UTILITY MODEL),CI(UTILITY MODEL),CM(UTILITY MODEL),GA(UTILITY MODEL),GN(UTILITY MODEL),GQ(UTILITY MODEL),GW(UTILITY MODEL),ML(UTILITY MODEL),MR(UTILITY MODEL),NE(UTILITY MODEL),SN(UTILITY MODEL),TD(UTILITY MODEL),TG(UTILITY MODEL)),AP(BW(UTILITY MODEL),GH(UTILITY MODEL),GM(UTILITY MODEL),KE(UTILITY MODEL),LS(UTILITY MODEL),MW(UTILITY MODEL),MZ(UTILITY MODEL),NA(UTILITY MODEL),SD(UTILITY MODEL),SL(UTILITY MODEL),SZ(UTILITY MODEL),TZ(UTILITY MODEL),UG(UTILITY MODEL),ZM(UTILITY MODEL),ZW(UTILITY MODEL)),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM)
Please contact us by E-mail or facsimile if you have any interests on this patent.

PAGE TOP

close
close
close
close
close
close