Top > Search of International Patents > SEMICONDUCTOR MEMORY AND PROGRAM

SEMICONDUCTOR MEMORY AND PROGRAM

Foreign code F110003088
File No. S2008-0215-C0
Posted date Jun 8, 2011
Country WIPO
International application number 2009JP050086
International publication number WO 2009/088020
Date of international filing Jan 7, 2009
Date of international publication Jul 16, 2009
Priority data
  • P2008-000357 (Jan 7, 2008) JP
Title SEMICONDUCTOR MEMORY AND PROGRAM
Abstract A memory wherein the bit reliability of the memory cells can be dynamically varied depending on the application or the memory status, the operation stability is ensured, and thereby a low power consumption and a high reliability are realized. Either a mode (a 1-bit/1-cell mode) in which one bit is composed of one memory cell or a mode (a 1-bit/n-cell mode) in which one bit is composed of n (n is two or more) connected memory cells is dynamically selected. When the 1-bit/n-cell mode is selected, the read/write stability of one bit is enhanced, the cell current during read is increased (read is speeded up), and a bit error, if occurs, is self-corrected. Especially, a pair of CMOS transistors and a control line for performing control so as to permit the CMOS transistors to conduct are added between the data holding nodes of n adjacent memory cells. With this, the word line (WL) is controlled, and thereby the operation stability is further improved.
Scope of claims (In Japanese)
【請求項1】各々の出力が該メモリセルの列に対応して配置される一対のビットラインの各々に至る経路に接続されるクロスカップル接続された一対のインバータと、前記ビットラインと前記インバータの出力との間に設けられた一対のスイッチ部と、前記スイッチ部の導通が制御し得る1本のワードラインとから構成される半導体メモリのメモリセルにおいて、1ビットが1個の前記メモリセルで構成されるモード(1ビット/1セルモード)と、1ビットがn(nは2以上)個の前記メモリセルを連結して構成されるモード(1ビット/nセルモード)とを動的に切り替えることができ、前記1ビット/nセルモードに切り替えることにより、1ビットの動作安定性の増大および読出し動作のセル電流の増大(読出し動作の高速化)を行い、またビットエラーの自己修復が行えることを特徴とする半導体メモリ。

【請求項2】前記1ビット/nセルモードは、隣接する前記メモリセルのデータ保持ノード間に、1対のN型MOSトランジスタと、該N型MOSトランジスタが導通するように制御し得る1本の制御ラインと、を更に追加した構成とされるものであることを特徴とする請求項1に記載の半導体メモリ。

【請求項3】前記1ビット/nセルモードは、隣接する前記メモリセルのデータ保持ノード間に、1対のP型MOSトランジスタと、該P型MOSトランジスタが導通するように制御し得る1本の制御ラインと、を更に追加した構成とされるものであることを特徴とする請求項1に記載の半導体メモリ。

【請求項4】前記1ビット/nセルモードは、隣接する前記メモリセルのデータ保持ノード間に、1対のCMOSスイッチと、該CMOSスイッチが導通するように制御し得る1本の制御ラインと、を更に追加した構成とされるものであることを特徴とする請求項1に記載の半導体メモリ。

【請求項5】前記1ビット/nセルモードは、隣接する前記メモリセルのデータ保持ノード間に、1つのCMOSスイッチと、該CMOSスイッチが導通するように制御し得る1本の制御ラインと、を更に追加した構成とされるものであることを特徴とする請求項1に記載の半導体メモリ。

【請求項6】前記1ビット/nセルモードは、隣接する前記メモリセルのデータ保持ノード間に、1対のスイッチ部を更に追加した構成とされるものであることを特徴とする請求項1に記載の半導体メモリ。

【請求項7】電荷を蓄えるためのキャパシタと、該キャパシタへの電荷の充放電を制御するアクセストランジスタと、該アクセストランジスタを制御し得る1本のワードラインとから構成される半導体メモリのメモリセルにおいて、1ビットが1個の前記メモリセルで構成されるモード(1ビット/1セルモード)と、1ビットがn(nは2以上)個の前記メモリセルを連結して構成されるモード(1ビット/nセルモード)とを動的に切り替えることができ、前記1ビット/nセルモードに切り替えることにより、1ビットの動作安定性の増大および読出し動作のセル電流の増大(読出し動作の高速化)を行い、またビットエラーの自己修復が行えることを特徴とする半導体メモリ。

【請求項8】前記1ビット/nセルモードは、隣接する前記メモリセルのデータ保持ノード間に、1つのCMOSスイッチと、該CMOSスイッチが導通するように制御し得る1本の制御ラインと、を更に追加した構成とされるものであることを特徴とする請求項7に記載の半導体メモリ。

【請求項9】前記1ビット/nセルモードは、隣接する前記メモリセルのデータ保持ノード間に、1つのN型MOSトランジスタと、該N型MOSトランジスタが導通するように制御し得る1本の制御ラインと、を更に追加した構成とされるものであることを特徴とする請求項7に記載の半導体メモリ。

【請求項10】前記1ビット/nセルモードは、隣接する前記メモリセルのデータ保持ノード間に、1つのスイッチ部を追加した構成とされるものであることを特徴とする請求項7に記載の半導体メモリ。

【請求項11】請求項2乃至4の何れかの半導体メモリにおいて、前記1ビット/nセルモードでnが2の場合(1ビット/2セルモード)は、2個の前記メモリセルの2本のワードラインの内、1本のワードラインのみをハイレベルに遷移させることにより、データの読み出し動作の安定性を増大させ得ることを特徴とする半導体メモリ。

【請求項12】請求項2乃至4の何れかの半導体メモリにおいて、前記1ビット/nセルモードでnが2の場合(1ビット/2セルモード)は、2個の前記メモリセルの2本のワードラインをハイレベルに遷移させることにより、読出し動作のセル電流の増大(読出し動作の高速化)およびデータの書き込み動作の安定性を増大させ得ることを特徴とする半導体メモリ。

【請求項13】前記モードの切り替えは、メモリブロック単位で行うことを特徴とする請求項1に記載の半導体メモリ。

【請求項14】請求項1の半導体メモリを備えたコンピュータに、メモリ占有率が所定の閾値以下の場合に、前記1ビット/1セルモードから前記1ビット/nセルモードに切り替えるステップを実行させるプログラム。

【請求項15】請求項1の半導体メモリを備えたコンピュータに、バッテリー残存量が所定の閾値以下になった場合に、前記1ビット/1セルモードから前記1ビット/nセルモードに切り替えるステップを実行させるプログラム。

【請求項16】請求項1の半導体メモリを備えたコンピュータに、メモリセルの動作速度または動作電圧が所定の閾値以下になった場合に、前記1ビット/1セルモードから前記1ビット/nセルモードに切り替えるステップを実行させるプログラム。

【請求項17】請求項1の半導体メモリを備えたコンピュータに、メモリセルの動作マージンが所定の閾値以下になった場合に、前記1ビット/1セルモードから前記1ビット/nセルモードに切り替えるステップを実行させるプログラム。

【請求項18】請求項1の半導体メモリを備えたコンピュータに、メモリセルの保持状態を破棄すべき条件が成立した場合に、前記1ビット/1セルモードから前記1ビット/nセルモードに、或いは、前記1ビット/nセルモードから前記1ビット/1セルモードに切り替えるステップを実行させるプログラム。
  • Applicant
  • ※All designated countries except for US in the data before July 2012
  • The New Industry Research Organization
  • Inventor
  • YOSHIMOTO, Masahiko
  • KAWAGUCHI, Hiroshi
  • FUJIWARA, Hidehiro
  • OKUMURA, Shunsuke
IPC(International Patent Classification)
Specified countries AE(UTILITY MODEL),AG,AL(UTILITY MODEL),AM(PROVISIONAL PATENT)(UTILITY MODEL),AO(UTILITY MODEL),AT(UTILITY MODEL),AU,AZ(UTILITY MODEL),BA,BB,BG(UTILITY MODEL),BH(UTILITY MODEL),BR(UTILITY MODEL),BW(UTILITY MODEL),BY(UTILITY MODEL),BZ(UTILITY MODEL),CA,CH,CN(UTILITY MODEL),CO(UTILITY MODEL),CR(UTILITY MODEL),CU(INVENTOR'S CERTIFICATE),CZ(UTILITY MODEL),DE(UTILITY MODEL),DK(UTILITY MODEL),DM(UTILITY MODEL),DO(UTILITY MODEL),DZ,EC(UTILITY MODEL),EE(UTILITY MODEL),EG(UTILITY MODEL),ES(UTILITY MODEL),FI(UTILITY MODEL),GB,GD,GE(UTILITY MODEL),GH(UTILITY CERTIFICATE),GM,GT(UTILITY MODEL),HN,HR(CONSENSUAL PATENT),HU(UTILITY MODEL),ID,IL,IN,IS,JP(UTILITY MODEL),KE(UTILITY MODEL),KG(UTILITY MODEL),KM,KN,KP(INVENTOR'S CERTIFICATE)(UTILITY MODEL),KR(UTILITY MODEL),KZ(PROVISIONAL PATENT)(UTILITY MODEL),LA,LC,LK,LR,LS(UTILITY MODEL),LT,LU,LY,MA,MD(UTILITY MODEL),ME,MG,MK,MN,MW,MX(UTILITY MODEL),MY(UTILITY-INNOVATION),MZ(UTILITY MODEL),NA,NG,NI(UTILITY MODEL),NO,NZ,OM(UTILITY MODEL),PG,PH(UTILITY MODEL),PL(UTILITY MODEL),PT(UTILITY MODEL),RO,RS(PETTY PATENT),RU(UTILITY MODEL),SC,SD,SE,SG,SK(UTILITY MODEL),SL(UTILITY MODEL),SM,ST,SV(UTILITY MODEL),SY,TJ(UTILITY MODEL),TM(PROVISIONAL PATENT),TN,TR(UTILITY MODEL),TT(UTILITY CERTIFICATE),TZ,UA(UTILITY MODEL),UG(UTILITY CERTIFICATE),US,UZ(UTILITY MODEL),VC(UTILITY CERTIFICATE),VN(PATENT FOR UTILITY SOLUTION),ZA,ZM,ZW,EP(AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,SE,SI,SK,TR),OA(BF(UTILITY MODEL),BJ(UTILITY MODEL),CF(UTILITY MODEL),CG(UTILITY MODEL),CI(UTILITY MODEL),CM(UTILITY MODEL),GA(UTILITY MODEL),GN(UTILITY MODEL),GQ(UTILITY MODEL),GW(UTILITY MODEL),ML(UTILITY MODEL),MR(UTILITY MODEL),NE(UTILITY MODEL),SN(UTILITY MODEL),TD(UTILITY MODEL),TG(UTILITY MODEL)),AP(BW(UTILITY MODEL),GH(UTILITY MODEL),GM(UTILITY MODEL),KE(UTILITY MODEL),LS(UTILITY MODEL),MW(UTILITY MODEL),MZ(UTILITY MODEL),NA(UTILITY MODEL),SD(UTILITY MODEL),SL(UTILITY MODEL),SZ(UTILITY MODEL),TZ(UTILITY MODEL),UG(UTILITY MODEL),ZM(UTILITY MODEL),ZW(UTILITY MODEL)),EA(AM,AZ,BY,KG,KZ,MD,RU,TJ,TM)

PAGE TOP

close
close
close
close
close
close