Top > Search of International Patents > SEMICONDUCTOR ELEMENT AND SOLID-STATE IMAGE PICKUP DEVICE

SEMICONDUCTOR ELEMENT AND SOLID-STATE IMAGE PICKUP DEVICE

Foreign code F140007979
File No. S2012-0978-C0
Posted date Sep 26, 2014
Country WIPO
International application number 2013JP070869
International publication number WO 2014021417
Date of international filing Aug 1, 2013
Date of international publication Feb 6, 2014
Priority data
  • P2012-172998 (Aug 3, 2012) JP
Title SEMICONDUCTOR ELEMENT AND SOLID-STATE IMAGE PICKUP DEVICE
Abstract Provided is a semiconductor element that includes: a charge transfer path through which a signal charge defined in semiconductor areas (34, 35) is transferred; a pair of first electric field control electrodes (42a, 42b) that are arranged on the semiconductor areas so that the charge transfer path is interposed therebetween; and a pair of second electric field control electrodes (43a, 43b) that are arranged next to the first electric field control electrodes (42a, 42b), respectively, while being separated from the same, respectively. Different electric field control voltages are applied to the first electric field control electrodes (42a, 42b) and the second electric field control electrodes (43a, 43b), respectively, so as to change a depletion potential of the charge transfer path, whereby the movement of the signal charge being transferred in the semiconductor areas is controlled. As this makes it possible to make the electric field uniform over the long distance in the charge transfer direction, a semiconductor element and a solid-state image pickup device that can avoid a problem originating from an interface defect or the like can be provided.
Scope of claims (In Japanese)[請求項1]
半導体領域中に定義された信号電荷が転送する電荷転送路と、
前記信号電荷の転送方向と直交する方向に沿って、平面パターン上、前記電荷転送路を挟むように前記半導体領域上に絶縁膜を介して配列された一対の第1の電界制御電極と、
前記転送方向に沿って、前記第1の電界制御電極のそれぞれと離間して、それぞれに隣接して配置され、且つ、前記転送方向と直交する方向に沿って、平面パターン上、前記電荷転送路を挟むように、前記半導体領域上に前記絶縁膜を介して配列された一対の第2の電界制御電極と、
を備え、前記第1及び第2の電界制御電極に互いに異なる電界制御電圧を印加し、前記電荷転送路の空乏化電位を変化させることにより、前記半導体領域中を転送される前記信号電荷の移動を制御することを特徴とする半導体素子。
[請求項2]
前記半導体領域が、
第1導電型の半導体からなる活性領域形成層と、
前記活性領域形成層の上部の一部に設けられた、第2導電型の表面埋込領域と、
前記表面埋込領域の表面に接して設けられた、第1導電型のピニング層と
を備え、前記表面埋込領域中の多数キャリアが、前記信号電荷として前記表面埋込領域中を転送されることを特徴とする請求項1に記載の半導体素子。
[請求項3]
前記活性領域形成層が、第1導電型又は第2導電型の半導体基板上に設けられていることを特徴とする請求項2に記載の半導体素子。
[請求項4]
前記ピニング層において、前記信号電荷と反対導電型のキャリアの密度が、前記電荷転送路の空乏化電位の変化と共に、前記第1及び第2の電界制御電極に印加される電圧によって変化することを特徴とする請求項2又は3に記載の半導体素子。
[請求項5]
前記信号電荷の転送方向と直交する方向に沿って、前記一対の第1の電界制御電極の外側の位置において、前記半導体領域の上部の一部に前記電荷転送路を挟んで設けられた一対の第1の電荷排出領域と、
前記信号電荷の転送方向と直交する方向に沿って、前記一対の第2の電界制御電極の外側の位置において、前記半導体領域の上部の一部に前記電荷転送路を挟んで設けられた一対の第2の電荷排出領域と
を更に備え、前記前記第1及び第2の電界制御電極に、前記信号電荷の移動を制御する電圧よりも大きな電圧を印加することにより、前記信号電荷を、第1及び第2の電荷排出領域に排出することを特徴とする請求項1~4のいずれか1項に記載の半導体素子。
[請求項6]
前記電荷転送路の一部に選択的に光が照射されるアパーチャを有する遮蔽板を更に備えることを特徴とする請求項1~5のいずれか1項に記載の半導体素子。
[請求項7]
前記転送方向に沿って、前記第2の電界制御電極のそれぞれと離間して、前記第1の電界制御電極とは反対側の前記第2の電界制御電極の端部側にそれぞれに隣接して配置され、且つ、前記転送方向と直交する方向に沿って、平面パターン上、前記電荷転送路を挟むように、前記半導体領域上に前記絶縁膜を介して配列された一対の第3の電界制御電極を更に備え、
前記第2及び第3の電界制御電極に互いに異なる電界制御電圧を印加し、前記半導体領域中を転送される前記信号電荷の移動を制御することを特徴とする請求項1~6のいずれか1項に記載の半導体素子。
[請求項8]
前記転送方向に沿って、前記第3の電界制御電極のそれぞれと離間して、前記第2の電界制御電極とは反対側の前記第3の電界制御電極の端部側にそれぞれに隣接して配置され、且つ、前記転送方向と直交する方向に沿って、平面パターン上、前記電荷転送路を挟むように、前記半導体領域上に前記絶縁膜を介して配列された一対の第4の電界制御電極を更に備え、
前記第3及び第4の電界制御電極に互いに異なる電界制御電圧を印加し、前記半導体領域中を転送される前記信号電荷の移動を制御することを特徴とする請求項7に記載の半導体素子。
[請求項9]
半導体領域中に定義された信号電荷が転送する電荷転送路と、
前記信号電荷の転送方向と直交する方向に沿って、平面パターン上、前記電荷転送路を挟むように前記半導体領域上に絶縁膜を介して配列された一対の第1の電界制御電極と、
前記転送方向に沿って、前記第1の電界制御電極のそれぞれと離間して、それぞれに隣接して配置され、且つ、前記転送方向と直交する方向に沿って、平面パターン上、前記電荷転送路を挟むように、前記半導体領域上に前記絶縁膜を介して配列された一対の第2の電界制御電極と、
を備える単位素子を複数個配列し、
それぞれの単位素子において、前記第1及び第2の電界制御電極に互いに異なる電界制御電圧を印加し、前記電荷転送路の空乏化電位を変化させることにより、前記半導体領域中を転送される前記信号電荷の移動を制御することを特徴とする固体撮像素子。
[請求項10]
半導体領域中に定義された信号電荷が転送する電荷転送路と、
前記信号電荷の転送方向と直交する方向に沿って、平面パターン上、前記電荷転送路を挟むように前記半導体領域上に絶縁膜を介して配列された一対の第1の電界制御電極と、
前記転送方向に沿って、前記第1の電界制御電極のそれぞれと離間して、それぞれに隣接して配置され、且つ、前記転送方向と直交する方向に沿って、平面パターン上、前記電荷転送路を挟むように、前記半導体領域上に前記絶縁膜を介して配列された一対の第2の電界制御電極と、
を含む単位構造を電荷転送路に沿って周期的に配列したカラムを単位カラムとし、
前記単位カラムを複数個配列し、
それぞれの前記単位カラムにおいて、前記第1及び第2の電界制御電極を含む電界制御電極の周期的配列において、それぞれの電界制御電極に互いに異なる電界制御電圧を印加し、前記電荷転送路の空乏化電位を変化させることにより、それぞれの単位カラムの前記半導体領域中を転送される前記信号電荷の移動を制御することを特徴とする固体撮像素子。
[請求項11]
半導体領域中に定義された信号電荷が転送する主電荷転送路と、
前記主電荷転送路に沿った前記信号電荷の主転送方向と直交する方向に沿って、平面パターン上、前記主電荷転送路を挟むように前記半導体領域上に絶縁膜を介して配列された一対の第1の電界制御電極と、
前記主転送方向に沿って、前記第1の電界制御電極のそれぞれと離間して、それぞれに隣接して配置され、且つ、前記主転送方向と直交する方向に沿って、平面パターン上、前記主電荷転送路を挟むように、前記半導体領域上に前記絶縁膜を介して配列された一対の第2の電界制御電極と、
を含む単位構造を主電荷転送路に沿って周期的に配列したカラムを単位カラムとし、
該単位カラムのそれぞれの内部の一部に、光飛行時間型距離測定を行うため、前記主電荷転送路と交差して、前記信号電荷が前記主転送方向に直交する方向に沿って交互に転送される電荷変調用転送路が定義され、
前記単位カラムの内部において、前記主転送方向に沿って、平面パターン上、前記電荷変調用転送路を挟むように前記半導体領域上に前記絶縁膜を介して配列された一対の第1の変調電極と、前記第1の変調電極のそれぞれと離間して配置され、平面パターン上前記電荷変調用転送路を挟むように、前記半導体領域上に前記絶縁膜を介して配列された一対の第2の変調電極とを更に備え、
前記単位カラムを複数個配列し、
それぞれの前記単位カラムにおいて、前記第1及び第2の電界制御電極を含む電界制御電極の周期的配列において、それぞれの電界制御電極に互いに異なる電界制御電圧を印加し、前記主電荷転送路の空乏化電位を変化させることにより、それぞれの単位カラムの前記主電荷転送路中を転送される前記信号電荷の移動を制御し、
前記信号電荷の移動の途中において、前記第1及び第2の変調電極に互いに異なる電荷変調用電圧を印加し、前記電荷変調用転送路の空乏化電位を変化させることにより、前記電荷変調用転送路中を前記信号電荷が交互に転送されるように制御し、
該電荷変調用転送路中での転送が終了後、再度、それぞれの単位カラムの前記主電荷転送路中を前記信号電荷が転送されることを特徴とする固体撮像素子。
  • Applicant
  • ※All designated countries except for US in the data before July 2012
  • SHIZUOKA UNIVERSITY
  • Inventor
  • KAWAHITO SHOJI
IPC(International Patent Classification)
Specified countries National States: AE AG AL AM AO AT AU AZ BA BB BG BH BN BR BW BY BZ CA CH CL CN CO CR CU CZ DE DK DM DO DZ EC EE EG ES FI GB GD GE GH GM GT HN HR HU ID IL IN IS JP KE KG KN KP KR KZ LA LC LK LR LS LT LU LY MA MD ME MG MK MN MW MX MY MZ NA NG NI NO NZ OM PA PE PG PH PL PT QA RO RS RU RW SC SD SE SG SK SL SM ST SV SY TH TJ TM TN TR TT TZ UA UG US UZ VC VN ZA ZM ZW
ARIPO: BW GH GM KE LR LS MW MZ NA RW SD SL SZ TZ UG ZM ZW
EAPO: AM AZ BY KG KZ RU TJ TM
EPO: AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR
OAPI: BF BJ CF CG CI CM GA GN GQ GW KM ML MR NE SN TD TG
Please contact us by E-mail or facsimile if you have any interests on this patent.

PAGE TOP

close
close
close
close
close
close