Top > Search of International Patents > SEMICONDUCTOR STRUCTURE PROVIDED WITH GERMANIUM-OXIDE-CONTAINING FILM ON TOP OF GERMANIUM LAYER, AND MANUFACTURING METHOD THEREFOR

SEMICONDUCTOR STRUCTURE PROVIDED WITH GERMANIUM-OXIDE-CONTAINING FILM ON TOP OF GERMANIUM LAYER, AND MANUFACTURING METHOD THEREFOR

Foreign code F150008090
File No. AF15-04WO
Posted date Jan 23, 2015
Country WIPO
International application number 2013JP061542
International publication number WO 2014030389
Date of international filing Apr 18, 2013
Date of international publication Feb 27, 2014
Priority data
  • P2012-185277 (Aug 24, 2012) JP
Title SEMICONDUCTOR STRUCTURE PROVIDED WITH GERMANIUM-OXIDE-CONTAINING FILM ON TOP OF GERMANIUM LAYER, AND MANUFACTURING METHOD THEREFOR
Abstract A semiconductor structure provided with a germanium layer (30) and an insulating film that contains the following: a germanium-oxide-containing film (32) formed on top of the germanium layer; and a high-dielectric-oxide film (34) that is formed on top of the germanium-oxide-containing film and has a higher relative permittivity than silicon oxide. The EOT of the insulating film is less than or equal to 2 nm, and if a voltage relative to the germanium layer of 1 V over the flat-band voltage is applied to an accumulation-region side of a gold metal film formed on top of the insulating film, the leakage current is less than or equal to 10-5×EOT+4 A/cm2.
Scope of claims (In Japanese)[請求項1]
ゲルマニウム層と、
前記ゲルマニウム層上に形成された酸化ゲルマニウムを含む膜と、前記酸化ゲルマニウムを含む膜上に形成され、酸化シリコンより比誘電率の大きな高誘電体酸化膜と、を含む絶縁膜と、
を具備し、
前記絶縁膜のEOTが2nm以下であり、かつ前記絶縁膜上に金属膜としてAuを形成した際の前記金属膜のゲルマニウム層に対する電圧をフラットバンド電圧から蓄積領域側に1V印加したときのリーク電流密度が10-5×EOT+4A/cm2以下であることを特徴とする半導体構造。
[請求項2]
前記高誘電体酸化膜は、酸化ハフニウム膜、酸化ジルコニウム膜、酸化アルミニウム膜、酸化イットリウム膜、酸化スカンジウム膜および希土類元素酸化膜の少なくとも1つの膜を含むことを特徴とする請求項1記載の半導体構造。
[請求項3]
前記絶縁膜上に金属膜としてAuを形成した際の前記ゲルマニウム層と前記金属膜との周波数が50kHz以上における容量値は、前記金属膜の前記ゲルマニウム層に対する電圧がフラットバンド電圧から反転領域に変化するときに一様に減少する、または一定であることを特徴とする請求項1または2記載の半導体構造。
[請求項4]
前記高誘電体酸化膜上にゲート電極を具備することを特徴とする請求項1から3のいずれか一項記載の半導体構造。
[請求項5]
前記ゲルマニウム層はp型であり、前記ゲルマニウム層内の面電子密度をNs(cm-2)前記ゲルマニウム層の電子移動度をμeff(cm2/V・s)としたとき、
Nsが5×1012cm-2以上において、log10μeff>-0.59×log10Ns+10.19であることを特徴とする請求項4記載の半導体構造。
[請求項6]
ゲルマニウム層と、
前記ゲルマニウム層上に形成され、密度が3.6g/cm3以上、かつEOTが2nm以下の酸化ゲルマニウム膜と、
を具備することを特徴とする半導体構造。
[請求項7]
前記酸化ゲルマニウム膜上に金属膜としてAuを形成した際の前記ゲルマニウム層と前記金属層との周波数が50kHz以上における容量値は、前記金属膜の前記ゲルマニウム層に対する電圧がフラットバンド電圧から反転領域に変化するときに一様に減少する、または一定であることを特徴とする請求項6記載の半導体構造。
[請求項8]
前記酸化ゲルマニウム膜上にゲート電極を具備することを特徴とする請求項6または7記載の半導体構造。
[請求項9]
ゲルマニウム層上に、酸化シリコンより比誘電率の大きな高誘電体酸化膜を形成する工程と、
酸素雰囲気、室温での前記酸素の分圧が1気圧より大きくなるような分圧、かつ前記ゲルマニウム層の温度が450℃以上かつ550℃より低い条件において、前記高誘電体酸化膜を介して前記ゲルニウム層を酸化させることにより、前記ゲルマニウム層と前記高誘電率酸化膜との間に酸化ゲルマニウムを含む膜を形成する工程と、
を含むことを特徴とする半導体構造の製造方法。
[請求項10]
前記条件は、室温での前記酸素の分圧が10気圧以上となるような分圧、かつゲルマニウム層の温度が520℃以下の条件であることを特徴とする請求項9記載の半導体構造の製造方法。
[請求項11]
前記高誘電体酸化膜は、酸化ハフニウム膜、酸化ジルコニウム膜、酸化アルミニウム膜、酸化イットリウム膜、酸化スカンジウム膜および希土類元素酸化膜の少なくとも1つの膜を含むことを特徴とする請求項9または10記載の半導体構造の製造方法。
[請求項12]
前記高誘電体酸化膜にゲート電極を形成する工程を含むことを特徴とする請求項9から11のいずれか一項記載の半導体構造の製造方法。
[請求項13]
前記高誘電率酸化膜上にゲート電極を形成する工程を含み、
前記条件は、室温での前記酸素の分圧が10気圧以上となるような分圧、かつゲルマニウム層の温度が520℃以下の条件であり、
前記高誘電体酸化膜は酸化イットリウムであることを特徴とする請求項9記載の半導体構造の製造方法。
[請求項14]
酸素雰囲気、室温での前記酸素の分圧が1気圧より大きくなるような分圧、かつゲルマニウム層の温度が450℃以上かつ550℃より低い条件において、前記ゲルマニウム層の上面を酸化することにより、前記ゲルマニウム層上に酸化ゲルマニウム膜を形成する工程を含むことを特徴とする半導体構造の製造方法。
[請求項15]
前記条件は、室温での前記酸素の分圧が10気圧以上となるような分圧、かつゲルマニウム層の温度が520℃以下の条件であることを特徴とする請求項14記載の半導体構造の製造方法。
[請求項16]
前記酸化ゲルマニウム膜上にゲート電極を形成する工程を含むことを特徴とする請求項14または15記載の半導体構造の製造方法。
  • Applicant
  • ※All designated countries except for US in the data before July 2012
  • JAPAN SCIENCE AND TECHNOLOGY AGENCY
  • Inventor
  • TORIUMI AKIRA
  • LEE CHOONG-HYUN
IPC(International Patent Classification)
Reference ( R and D project ) CREST 次世代エレクトロニクスデバイスの創出に資する革新材料・プロセス研究 領域
Please contact us by E-mail or facsimile if you have any interests on this patent.

PAGE TOP

close
close
close
close
close
close