TOP > 外国特許検索 > METHOD FOR PLANARIZING SURFACE OF GERMANIUM LAYER, AND SEMICONDUCTOR STRUCTURE AND PROCESS FOR PRODUCING SAME

METHOD FOR PLANARIZING SURFACE OF GERMANIUM LAYER, AND SEMICONDUCTOR STRUCTURE AND PROCESS FOR PRODUCING SAME

外国特許コード	F150008096
掲載日	2015年1月26日
出願国	世界知的所有権機関（ＷＩＰＯ）
国際出願番号	2013JP061543
国際公開番号	WO 2014050187
国際出願日	平成25年4月18日(2013.4.18)
国際公開日	平成26年4月3日(2014.4.3)
優先権データ	特願2012-217629 (2012.9.28) JP
発明の名称（英語）	METHOD FOR PLANARIZING SURFACE OF GERMANIUM LAYER, AND SEMICONDUCTOR STRUCTURE AND PROCESS FOR PRODUCING SAME
発明の概要（英語）	A method for planarizing a surface of a germanium layer, the method including a step in which the surface of a germanium layer is heat-treated in a reducing-gas or inert-gas atmosphere at a temperature of 400-850ºC. Also provided is a process for producing a semiconductor structure, the process comprising a step in which a surface of a germanium layer is heat-treated in a reducing-gas or inert-gas atmosphere at a temperature of 400-850ºC and a step in which a germanium oxide film is formed on the heat-treated surface of the germanium layer. Furthermore provided is a semiconductor structure equipped with a germanium layer, the surface of which has an RMS for a 1 µm × 1 µm area of 0.2 nm or less.
出願人（英語） ※2012年7月以前掲載分については米国以外のすべての指定国	JAPAN SCIENCE AND TECHNOLOGY AGENCY
発明者（英語）	TORIUMI AKIRA NISHIMURA TOMONORI
国際特許分類(IPC)	H01L 21/316 酸化物またはガラス性酸化物または酸化物を基礎としたガラスからなるもの H01L 21/324 半導体本体の性質を改変するための熱処理，例．アニーリング，シンタリング
指定国	National States: AE AG AL AM AO AT AU AZ BA BB BG BH BN BR BW BY BZ CA CH CL CN CO CR CU CZ DE DK DM DO DZ EC EE EG ES FI GB GD GE GH GM GT HN HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LA LC LK LR LS LT LU LY MA MD ME MG MK MN MW MX MY MZ NA NG NI NO NZ OM PA PE PG PH PL PT QA RO RS RU RW SC SD SE SG SK SL SM ST SV SY TH TJ TM TN TR TT TZ UA UG US UZ VC VN ZA ZM ZW ARIPO: BW GH GM KE LR LS MW MZ NA RW SD SL SZ TZ UG ZM ZW EAPO: AM AZ BY KG KZ RU TJ TM EPO: AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR OAPI: BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

日本語項目の表示

発明の名称	ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法
発明の概要	ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、４００℃以上かつ８５０℃以下において熱処理する工程を含むゲルマニウム層の表面の平坦化方法。ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、４００℃以上かつ８５０℃以下において熱処理する工程と、前記熱処理された前記ゲルマニウム層の表面に、酸化ゲルマニウム膜を形成する工程と、を含む半導体構造の製造方法。表面の１μｍ×１μｍ内のＲＭＳが０．２ｎｍ以下であるゲルマニウム層を具備する半導体構造。
特許請求の範囲	[請求項1] ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、４００℃以上かつ８５０℃以下において熱処理する工程を含むことを特徴とするゲルマニウム層の表面の平坦化方法。 [請求項2] 前記ゲルマニウム層は（１１１）面、（１１０）面または（１００）面が主面であることを特徴とする請求項１記載のゲルマニウム層の表面の平坦化方法。 [請求項3] 前記還元性ガスまたは不活性ガス雰囲気は、還元性ガス雰囲気または不活性ガスで希釈された還元性ガス雰囲気であることを特徴とする請求項１または２記載のゲルマニウム層の表面の平坦化方法。 [請求項4] 前記還元性ガスまたは不活性ガス雰囲気は水素ガス雰囲気であることを特徴とする請求項１から３のいずれか一項記載のゲルマニウム層の表面の平坦化方法。 [請求項5] 前記熱処理する工程は、前記ゲルマニウム層の表面の１μｍ×１μｍ内のＲＭＳを０．３ｎｍより小さく平坦化する工程を含むことを特徴とする請求項１から４のいずれか一項記載のゲルマニウム層の表面の平坦化方法。 [請求項6] 前記熱処理する工程は、前記ゲルマニウム層の表面の２０μｍ×２０μｍ内のＲＭＳが０．３ｎｍより小さく平坦化する工程を含むことを特徴とする請求項１から４のいずれか一項記載のゲルマニウム層の表面の平坦化方法。 [請求項7] 前記熱処理する工程により、前記ゲルマニウム層の表面に１原子層に相当するステップ・アンド・テラス構造が形成されることを特徴とする請求項１から４のいずれか一項記載のゲルマニウム層の表面の平坦化方法。 [請求項8] 前記ゲルマニウム層は単結晶ゲルマニウム基板であることを特徴とする請求項１から７のいずれか一項記載のゲルマニウム層の表面の平坦化方法。 [請求項9] 前記ゲルマニウム層は単結晶ゲルマニウム基板であることを特徴とする請求項１から８のいずれか一項記載のゲルマニウム層の表面の平坦化方法。 [請求項10] ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、４００℃以上かつ８５０℃以下において熱処理する工程と、前記熱処理された前記ゲルマニウム層の表面に、酸化ゲルマニウム膜を形成する工程と、を含むことを特徴とする半導体構造の製造方法。 [請求項11] 前記ゲルマニウム層は（１１１）面、（１１０）面または（１００）面が主面であることを特徴とする請求項１０記載の半導体構造の製造方法。 [請求項12] 前記還元性ガスまたは不活性ガス雰囲気は、還元性ガス雰囲気または不活性ガスで希釈された還元性ガス雰囲気であることを特徴とする請求項１０または１１記載の半導体構造の製造方法。 [請求項13] 前記酸化ゲルマニウム層上にゲート金属を形成する工程を含むことを特徴とする請求項１０から１２のいずれか一項記載の半導体構造の製造方法。 [請求項14] 前記還元性ガスまたは不活性ガス雰囲気は水素ガス雰囲気であることを特徴とする請求項１０から１３のいずれか一項記載の半導体構造の製造方法。 [請求項15] 前記ゲルマニウム層は単結晶ゲルマニウム基板であることを特徴とする請求項１０から１４のいずれか一項記載の半導体構造の製造方法。 [請求項16] 表面の１μｍ×１μｍ内のＲＭＳが０．２ｎｍ以下であるゲルマニウム層を具備することを特徴とする半導体構造。 [請求項17] 前記ゲルマニウム層は（１１１）面、（１１０）面または（１００）面が主面であることを特徴とする請求項１６記載の半導体構造。 [請求項18] 前記ゲルマニウム層は単結晶ゲルマニウム基板であることを特徴とする請求項１６または１７記載の半導体構造。
明細書	明　細　書発明の名称 : ゲルマニウム層の表面の平坦化方法並びに半導体構造およびその製造方法技術分野 [0001] 本発明は、ゲルマニウム層の表面を平坦化する方法並びに半導体構造およびその製造方法に関する。背景技術 [0002] ゲルマニウム（Ｇｅ）は、シリコン（Ｓｉ）に比べ優れた電子物性を有する半導体である。例えば、ゲルマニウムを用いたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が開発されている。 [0003] 例えば、ＭＯＳＦＥＴにおいては、ゲルマニウム層の表面の平坦性が重要である。非特許文献１には、ゲルマニウムＭＯＳＦＥＴにおいて、ゲルマニウム層の表面の粗さ（言い換えれば平坦性）がＦＥＴ中のキャリアの移動度に影響することが記載されている。なお、以下では主に平坦性との用語を用いるが、平坦性がよいとは、表面の粗さが小さい意味として用いる。先行技術文献非特許文献 [0004] 非特許文献1 : Extended Abstract of the 2011 International Conference on Solid State Devices and Materials, Nagoya, 2011, pp925-926 発明の概要発明が解決しようとする課題 [0005] しかしながら、ゲルマニウム層の表面の平坦性を原子層レベルで向上させることは容易ではない。本発明は、ゲルマニウム層表面が平坦化した半導体構造、またはゲルマニウム層の表面を平坦化することが可能な半導体構造の製造方法を提供することを目的とする。課題を解決するための手段 [0006] 本発明は、ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、４００℃以上かつ８５０℃以下において熱処理する工程を含むことを特徴とするゲルマニウム層の表面の平坦化方法である。本発明によれば、ゲルマニウム層の表面を平坦化することが可能な半導体構造の製造方法を提供することができる。 [0007] 上記構成において、前記ゲルマニウム層は（１１１）面、（１１０）面または（１００）面が主面である構成とすることができる。 [0008] 上記構成において、前記還元性ガスまたは不活性ガス雰囲気は、還元性ガス雰囲気または不活性ガスで希釈された還元性ガス雰囲気である構成とすることができる。 [0009] 上記構成において、前記還元性ガスまたは不活性ガス雰囲気は水素ガス雰囲気である構成とすることができる。 [0010] 上記構成において、前記熱処理する工程は、前記ゲルマニウム層の表面の１μｍ×１μｍ内のＲＭＳを０．３ｎｍより小さく平坦化する工程を含む構成とすることができる。 [0011] 上記構成において、前記熱処理する工程は、前記ゲルマニウム層の表面の２０μｍ×２０μｍ内のＲＭＳが０．３ｎｍより小さく平坦化する工程を含む構成とすることができる。 [0012] 上記構成において、前記熱処理する工程により、前記ゲルマニウム層の表面に１原子層に相当するステップ・アンド・テラス構造が形成される構成とすることができる。 [0013] 上記構成において、前記ゲルマニウム層は単結晶ゲルマニウム基板である構成とすることができる。 [0014] 本発明は、ゲルマニウム層の表面を還元性ガスまたは不活性ガス雰囲気中において、４００℃以上かつ８５０℃以下において熱処理する工程と、前記熱処理された前記ゲルマニウム層の表面に、酸化ゲルマニウム膜を形成する工程と、を含むことを特徴とする半導体構造の製造方法である。 [0015] 上記構成において、前記ゲルマニウム層は（１１１）面、（１１０）面または（１００）面が主面である構成とすることができる。 [0016] 上記構成において、前記還元性ガスまたは不活性ガス雰囲気は、還元性ガス雰囲気または不活性ガスで希釈された還元性ガス雰囲気である構成とすることができる。 [0017] 上記構成において、前記酸化ゲルマニウム層上にゲート金属を形成する工程を含む構成とすることができる。 [0018] 上記構成において、前記還元性ガスまたは不活性ガス雰囲気は水素ガス雰囲気である構成とすることができる。 [0019] 上記構成において、前記ゲルマニウム層は単結晶ゲルマニウム基板である構成とすることができる。 [0020] 本発明は、表面の１μｍ×１μｍ内のＲＭＳが０．２ｎｍ以下であるゲルマニウム層を具備することを特徴とする半導体構造である。 [0021] 上記構成において、前記ゲルマニウム層は（１１１）面、（１１０）面または（１００）面が主面である構成とすることができる。 [0022] 上記構成において、前記ゲルマニウム層は単結晶ゲルマニウム基板である構成とすることができる。発明の効果 [0023] 本発明によれば、ゲルマニウム層表面が平坦化した半導体構造、またはゲルマニウム層の表面を平坦化することが可能な半導体構造の製造方法を提供することができる。図面の簡単な説明 [0024] [図1] 図１は、酸化前のゲルマニウム基板のＲＭＳに対する酸化ゲルマニウム膜を除去した後のＲＭＳを示す図である。 [図2] 図２（ａ）から図２（ｃ）は、実験の方法を示す断面図である。 [図3] 図３（ａ）から図３（ｆ）は、（１１１）基板のＡＦＭ観察結果を示す図である。 [図4] 図４は、基板面方向に対する基板膜厚方向の断面を示す図である。 [図5] 図５（ａ）から図５（ｆ）は、（１１０）基板のＡＦＭ観察結果を示す図である。 [図6] 図６（ａ）および図６（ｂ）は、（１００）基板のＡＦＭ観察結果を示す図である。 [図7] 図７は、水素雰囲気熱処理温度に対する１μｍ□のＲＭＳを示す図である。 [図8] 図８（ａ）から図８（ｅ）は、ゲルマニウム基板のＡＦＭ観察結果を示す図である。 [図9] 図９（ａ）から図９（ｃ）は、ゲルマニウム基板のＡＦＭ観察結果を示す図である [図10] 図１０（ａ）および図１０（ｂ）は、ゲルマニウム基板のＡＦＭ観察結果を示す図である。 [図11] 図１１（ａ）および図１１（ｂ）は、ゲルマニウム基板のＡＦＭ観察結果を示す図である。 [図12] 図１２は、初期ＲＭＳに対する処理後ＲＭＳを示す図である。 [図13] 図１３（ａ）から図１３（ｆ）は、ゲルマニウム基板のＡＦＭ観察結果を示す図である。 [図14] 図１４は、浸漬時間に対する１μｍ□のＲＭＳを示す図である。 [図15] 図１５（ａ）から図１５（ｄ）は、実験の方法を示す断面図である。 [図16] 図１６（ａ）から図１６（ｆ）は、図１５（ｂ）における酸化ゲルマニウム膜のＡＦＭ観察結果を示す図である。 [図17] 図１７は、酸化ゲルマニウム膜の膜厚に対する１μｍ□のＲＭＳを示す図である。 [図18] 図１８（ａ）から図１８（ｆ）は、図１５（ｄ）におけるゲルマニウム基板のＡＦＭ観察結果を示す図である。 [図19] 図１９は、酸化ゲルマニウム膜の膜厚に対する１μｍ□のＲＭＳを示す図である。 [図20] 図２０（ａ）から図２０（ｃ）は、実施例１に係る半導体構造の製造方法を示す断面図である。 [図21] 図２１は、実施例１の半導体構造を用いたトランジスタの断面図である。発明を実施するための形態 [0025] シリコン層表面を平坦化する際に、シリコン層表面を酸化させ、酸化膜を除去することによりシリコン層表面を平坦化する方法がある。そこで、ゲルマニウム層の表面を酸化させ、酸化膜を除去することにより、ゲルマニウム層の表面を平坦化させる方法を検討した。それぞれ（１００）および（１１１）面を主面とするゲルマニウム基板を準備した。ゲルマニウム基板表面を高温純水を用い処理することにより、意図的に凹凸を形成した。ゲルマニウム基板の表面のＲＭＳ（Root Mean Square:二乗平均の平方根）を測定した。ゲルマニウム基板表面を、ＨＰＯ（High Pressure Oxidation）法を用い温度が５５０℃かつ時間が１０分の熱酸化を行なった。次にＬＯＡ（Low Temperature O₂ Annealing）法を用い、温度が４００℃かつ時間が３０分の熱酸化を行なった。これにより、膜厚が約１９ｎｍの酸化ゲルマニウム膜を形成した。その後、希フッ酸を用い酸化ゲルマニウム膜を除去した。その後、ゲルマニウム基板の表面のＲＭＳを測定した。ＲＭＳの測定にはＡＦＭ（Atomic Force Microscope：原子間力顕微鏡）法を用いた。 [0026] 図１は、酸化前（意図的な凹凸形成後）のゲルマニウム基板のＲＭＳに対する酸化ゲルマニウム膜を除去した後のＲＭＳ（１μｍ□）を示す図である。黒四角は、（１００）面を主面とするゲルミニウム基板、白四角は、（１１１）面を主面とするゲルマニウム基板の測定結果である。ドットが測定点、縦横のバーは誤差を示す。図１に示すように、（１００）および（１１１）面を主面とするゲルミニウム基板いずれにおいても、ゲルマニウム基板表面を酸化させた後、酸化ゲルマニウム膜を除去してもゲルマニウム基板表面の平坦性は向上しない。 [0027] 発明者らは、還元性ガスまたは不活性ガス雰囲気において、熱処理することにより、ゲルマニウム基板の表面を平坦化できることを見出した。以下に発明者らの実験について説明する。 [0028] 図２（ａ）から図２（ｃ）は、実験の方法を示す断面図である。図２（ａ）に示すように、単結晶ゲルマニウム基板１０を準備する。図２（ｂ）に示すように、ゲルマニウム基板１０を熱処理する。図２（ｃ）に示すように、ゲルマニウム基板１０の表面の平坦性をＡＦＭ法を用い観察する。 [0029] まず、ゲルマニウム基板の主面（表面）の結晶面による平坦性の違いについて実験した。図２（ａ）において、結晶面は、（１１１）面、(１１０)面および（１００）面を主面とするゲルマニウム基板１０を準備した。これらのゲルマニウム基板１０をそれぞれ（１１１）基板、（１１０）基板および（１００）基板という。ゲルマニウム基板１０は、ドーパントがＧａ（ガリウム）であり、ドーパント濃度が１×１０^１６ｃｍ^－３から約１×１０^１７ｃｍ^－３のｐ型である。図２（ｂ）において、ゲルマニウム基板１０を水素（Ｈ_２）ガス雰囲気（１００％水素ガス雰囲気）、１気圧において、５分から１５分間熱処理した。図２（ｃ）において、ゲルマニウム基板１０の表面をＡＭＦ法を用い観察した。熱処理する前のゲルマニウム基板１０の表面のＡＦＭ観察では、ステップ・アンド・テラス構造は観察されない。ステップ・アンド・テラス構造が観察された表面は平坦性が高いことを意味する。 [0030] 図３（ａ）から図３（ｆ）は、（１１１）基板のＡＦＭ観察結果を示す図である。図３（ａ）から図３（ｃ）は、それぞれ５００℃、６５０℃および８５０℃において水素雰囲気中で熱処理した後の（１１１）基板の表面のＡＦＭ観察画像である。画像の範囲は１μｍ□である。図３（ｄ）から図３（ｆ）は、それぞれ。図３（ａ）から図３（ｃ）の一部領域における基板の面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。 [0031] 図３（ａ）から図３（ｃ）に示すように、熱処理温度が５００℃から８５０℃において、ステップ・アンド・テラス構造が観察される。図３（ｄ）から図３（ｆ）に示すように、ステップの高さは、約０．３ｎｍまたは約０．３ｎｍの２倍のステップとなっている。図４は、基板面内方向に対する基板膜厚方向の断面を示す図である。図４に示すように、ステップは階段状になっていることがわかる。ゲルマニウムはダイアモンド構造をとり、その格子定数は０．５６７ｎｍである。（１１１）面において、ダイアモンド構造を構成する正四面体結合構造を単位とした原子一層の厚みは、０．５６７×３^－１／２ｎｍであり、約０．３３ｎｍである。なお、この厚みは、Ｇｅ原子同士の結合の意味では結合２個分に相当する。よって、図３（ｄ）から図３（ｆ）および図４のように、ステップの高さはほぼ１原子層に対応する。このように、（１１１）基板においては、水素雰囲気の熱処理温度が５００℃から８５０℃において、ゲルマニウム基板１０の表面にステップ・アンド・テラス構造が形成されている。すなわち、水素雰囲気における熱処理により（１１１）ゲルマニウム基板１０の表面が平坦化できる。 [0032] 図５（ａ）から図５（ｆ）は、（１１０）基板のＡＦＭ観察結果を示す図である。図５（ａ）から図５（ｃ）は、それぞれ５００℃、６００℃および８００℃において水素雰囲気中で熱処理した後の（１１０）基板の表面のＡＦＭ観察画像である。画像の範囲は１μｍ□である。図５（ｄ）から図５（ｆ）は、それぞれ。図５（ａ）から図５（ｃ）の一部領域における基板面内方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。図５（ａ）から図５（ｃ）に示すように、熱処理温度が５００℃から８００℃において、ステップ・アンド・テラス構造が観察される。図５（ｄ）から図５（ｆ）に示すように、ステップ構造が観察できる。このように、（１１０）基板においては、水素雰囲気の熱処理温度が５００℃から８００℃において、ゲルマニウム基板１０の表面にステップ・アンド・テラス構造が形成されている。すなわち、水素雰囲気における熱処理により（１１０）基板の表面が平坦化できる。 [0033] 図６（ａ）および図６（ｂ）は、（１００）基板のＡＦＭ観察結果を示す図である。図６（ａ）は、８５０℃において水素雰囲気中で熱処理した後の（１００）基板の表面のＡＦＭ観察画像である。画像の範囲は１．５μｍ□である。図６（ｂ）は、図６（ａ）の白実線における基板面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。図６（ａ）に示すように、ステップ・アンド・テラス構造が観察される。図６（ｂ）に示すように、高さが約０．１４ｎｍのステップ構造が観察される。このように、（１００）基板においても、水素雰囲気の熱処理を行なることによりステップ・アンド・テラス構造が形成される。 [0034] 図７は、水素雰囲気熱処理温度に対する１μｍ□のＲＭＳを示す図である。ドットは測定点、線は近似線である。なお、水素雰囲気において熱処理する前の基板のＲＭＳは、０．３ｎｍ程度である。図７を参照し、（１１１）および（１１０）基板は、５００℃から８５０℃の５０℃刻みの全ての温度においてステップ・アンド・テラス構造が観測された。（１００）基板において、黒丸はステップ・アンド・テラス構造が観測されたことを示し、白丸はステップ・アンド・テラス構造が観測されないことを示す。（１００）基板において、熱処理温度が７００℃以上の場合、ステップ・アンド・テラス構造が観測される。（１１１）、（１１０）および（１００）基板において、５００℃から８５０℃の温度範囲において基板表面のＲＭＳを約０．３ｎｍより小さくすることができる。ＲＭＳは０．２５ｎｍ以下が好ましく、０．２０ｎｍ以下がより好ましい。（１１０）基板においては、５００℃から８５０℃の温度範囲でＲＭＳは０．２ｎｍ以下である。（１１１）基板においては、５５０℃から７５０℃の温度範囲でＲＭＳは０．２ｎｍ以下である。（１００）基板においては、７００℃以上の温度範囲でＲＭＳは０．２ｎｍ以下である。なお、熱処理温度が４００℃以上において、平坦化の効果があると考えられる。 [0035] 次に、熱処理の雰囲気による平坦性の違いについて実験した。（１１１）基板を用い水素ガスおよび窒素（Ｎ_２）ガス雰囲気で熱処理を行なった。熱処理温度は７５０℃とした。図８（ａ）から図８（ｅ）は、ゲルマニウム基板のＡＦＭ観察結果を示す図である。図８（ａ）および図８（ｂ）は、それぞれ水素ガスおよび窒素ガス雰囲気中で熱処理した後の（１１１）基板の表面のＡＦＭ観察画像である。画像の範囲は１μｍ□である。図８（ｃ）は、図８（ｂ）の一部領域における基板面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。図８（ｄ）および図８（ｆ）は、それぞれ水素ガスおよび窒素ガス雰囲気中で熱処理した後の（１１１）基板の表面のＡＦＭ観察画像（斜視図）である。画像の範囲は２０μｍ□である。 [0036] 図８（ｂ）および図８（ｃ）を参照し、窒素雰囲気において熱処理した場合において、ステップ・アンド・テラス構造が観察される。水素雰囲気における１μｍ□のＲＭＳは約０．２ｎｍであるのに対し、窒素雰囲気における１μｍ□のＲＭＳは約０．２ｎｍから０．５ｎｍである。 [0037] このように、熱処理は水素ガス雰囲気でなくとも窒素ガス等の不活性ガス雰囲気でもゲルマニウム基板表面は平坦化する。これは、ゲルマニウム基板１０の表面を酸化させずに熱処理することにより、ゲルマニウム基板１０の表面が平坦化することを示している。すなわち、熱処理する際のガスは還元性ガスまたは不活性ガスであればよい。 [0038] 図８（ｄ）および図８（ｅ）を参照し、水素ガス雰囲気においては、２０μｍ□でも平坦性が確保されＲＭＳは約０．２ｎｍである。一方、窒素ガス雰囲気においては、２０μｍ□において平坦性が悪くなりＲＭＳは約１ｎｍである。このように、還元性ガスまたは不活性ガスの中でも特に水素ガスを熱処理雰囲気とすることにより、広範囲における平坦性を確保することができる。 [0039] 次に、水素ガス（５０体積％）を窒素ガス（５０体積％）で希釈させたガスを用い熱処理をおこなった。（１１１）基板を用い、熱処理温度は６５０℃、熱処理時間は１５分とした。図９（ａ）から図９（ｃ）は、ゲルマニウム基板のＡＦＭ観察結果を示す図である。図９（ａ）および図９（ｂ）は、熱処理した後の（１１１）基板の表面のＡＦＭ観察画像であり、それぞれ画像の範囲は１μｍ□および１０μｍ□である。図９（ｃ）は、図９（ａ）の一部領域における基板面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。 [0040] 図９（ａ）および図９（ｃ）を参照し、水素ガスおよび窒素ガスの混合ガスにおいても高さが約０．３ｎｍのステップ・アンド・テラス構造が観察される。このように、還元性ガスは不活性ガスにより希釈されたガスでもよい。 [0041] 次に、ゲルマニウム基板１０のベンダーによる平坦性の違いについて実験した。ベンダーの異なる（１１１）基板を用い水素ガス雰囲気の熱処理を行なった。熱処理温度は７００℃とした。図１０（ａ）および図１０（ｂ）は、ゲルマニウム基板のＡＦＭ観察結果を示す図である。画像の範囲は１μｍ□である。図１０（ａ）および図１０（ｂ）は、それぞれベンダーＡおよびベンダーＢの（１１１）基板の観察結果である。ベンダーＡおよびベンダーＢの基板は、主面の法線方向が＜１１１＞からオフするオフ角が異なり、ベンダーＡおよびＢのオフ角はそれぞれ０．３°および０．１°である。 [0042] 図１０（ａ）および図１０（ｂ）を参照し、ベンダーＡおよびＢいずれにおいてもステップ・アンド・テラス構造が観察される。以上のように、ゲルマニウム基板のベンダーが異なっても水素ガス雰囲気の熱処理によりゲルマニウム基板表面の平坦性が向上する。また、ゲルマニウム基板１０の主面の法線方向が＜１１１＞方向から数°以内でオフしていても水素雰囲気の熱処理によりゲルマニウム基板１０表面の平坦性が向上する。 [0043] ベンダーＢのオフ角が０．０７°の（１１１）基板を用い水素ガス雰囲気の熱処理を行なった。熱処理温度は６５０℃、熱処理時間は１５分とした。図１１（ａ）および図１１（ｂ）は、ゲルマニウム基板のＡＦＭ観察結果を示す図である。図１１（ａ）を参照し、３００ｎｍ程度の幅を有するテラスが観察される。図１１（ｂ）は、図１１（ａ）の３００ｎｍ□の範囲Ａを拡大した図である。図１１（ｂ）の範囲におけるＲＭＳは０．０３ｎｍから０．０５ｎｍである。これは、ＡＦＭの測定精度程度である。このように、テラスにおいては原子レベルで平坦である。このように、オフ角を小さくすることにより、テラスの幅を大きくし、より平坦性を向上できる。オフ角は、０．１°以下が好ましい。 [0044] 図１２は、初期ＲＭＳ（１μｍ□）に対する処理後ＲＭＳ（１μｍ□）を示す図である。図１と同様の方法を用い意図的に凹凸を形成したゲルマニウム基板のＲＭＳを初期ＲＭＳとした。図１２を参照し、黒四角は（１１１）基板を水素ガス雰囲気において温度が６５０℃の熱処理を行なう前後のＲＭＳである。白四角はゲルマニウム基板を熱酸化し酸化ゲルマニウム膜を剥離する前後のＲＭＳであり、図１の白四角と同じデータである。点線は近似曲線、バーは誤差を示す。 [0045] 酸化膜形成および除去によってもＲＭＳは改善されない。一方、水素雰囲気における熱処理によりＲＭＳが改善し、０．２ｎｍ以下となる。 [0046] 次に、熱処理後のウエット処理による平坦性の変化を調べた。ウエット処理としては純水（ＤＩＷ）への浸漬、および希フッ酸（ＨＦ）への浸漬を行なった。（１１１）基板を水素ガス雰囲気において熱処理温度７００℃で１０分間の熱処理を行なった。その後、ゲルマニウム基板１０を純水または希フッ酸（ＨＦが純水に対し約１体積％）に浸漬した。 [0047] 図１３（ａ）から図１３（ｆ）は、ゲルマニウム基板のＡＦＭ観察結果を示す図である。図１３（ａ）から図１３（ｃ）は、それぞれ熱処理直後、純水浸漬後および希フッ酸浸漬後のゲルマニウム基板１０の表面のＡＦＭ観察画像である。ゲルマニウム基板１０の純水または希フッ酸への浸漬時間は３分である。画像の範囲は１μｍ□である。図１３（ｄ）から図１３（ｆ）は、それぞれ図１３（ａ）から図１３（ｃ）の一部領域における基板面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。図１３（ａ）から図１３（ｆ）に示すように、熱処理後、純水または希フッ酸に浸漬してもゲルマニウム基板の表面にはステップ段差が約０．３ｎｍのステップ・アンド・テラス構造が形成されている。 [0048] 図１４は、浸漬時間に対する１μｍ□のＲＭＳを示す図である。図１４を参照し、純水または希フッ酸への浸漬時間を増やしてもＲＭＳは約０．２ｎｍでありほとんど変化しない。浸漬時間が１時間を越え１５時間になると、希フッ酸ではＲＭＳが悪化する。純水ではＲＭＳがやや悪化する。純水または希フッ酸等の薬液への浸漬は、後処理および／または前処理等として半導体製造工程において用いられている。図１４のように、平坦化されたゲルマニウム基板１０の表面は、これらの薬液処理を経ても平坦性が確保される。 [0049] 次に、ゲルマニウム基板上に酸化ゲルマニウム膜を形成し平坦性を調査した。図１５（ａ）から図１５（ｄ）は、実験の方法を示す断面図である。図１５（ａ）に示すように、図２（ｂ）において、ゲルマニウム基板１０の表面を平坦化した後、ゲルマニウム基板１０上に酸化ゲルマニウム膜１２を形成した。酸化ゲルマニウム膜１２の形成は、ゲルマニウム基板１０を酸素ガス雰囲気中で熱処理することにより行なった。図１５（ｂ）に示すように、酸化ゲルマニウム膜１２の表面をＡＦＭ法により観察した。図１５（ｃ）に示すように、純水に５分間浸漬することにより、酸化ゲルマニウム膜１２を剥離した。図１５（ｄ）に示すように、ゲルマニウム基板１０表面をＡＦＭ法を用い観察した。この観察は、ゲルマニウム基板１０と酸化ゲルマニウム膜１２との界面の平坦性を評価していることに対応する。 [0050] 図２（ｂ）における熱処理条件は、水素ガス雰囲気、熱処理温度が７００℃、熱処理時間が１０分である。図１５（ａ）における酸化ゲルマニウム膜１２の形成条件は以下である。酸化条件Ａ：酸化温度４００℃、時間３０分、膜厚２．４ｎｍ酸化条件Ｂ：酸化温度４５０℃、時間５分、膜厚１．６ｎｍ酸化条件Ｃ：酸化温度５００℃、時間３０秒、膜厚１．６ｎｍ [0051] 図１６（ａ）から図１６（ｆ）は、図１５（ｂ）における酸化ゲルマニウム膜のＡＦＭ観察結果を示す図である。図１６（ａ）から図１６（ｃ）は、それぞれ酸化条件がＡからＣで形成した酸化ゲルマニウム膜１２の表面のＡＦＭ観察画像である。画像の範囲は１μｍ□である。図１６（ｄ）から図１６（ｆ）は、それぞれ図１６（ａ）から図１６（ｃ）の一部領域における基板面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。図１６（ａ）から図１６（ｆ）に示すように、酸化条件Ａにおいては、ステップ・アンド・テラス構造が観察され、ステップ段差も１原子層の０．３ｎｍである。一方、酸化条件ＢおよびＣにおいては、ステップ・アンド・テラス構造であるか否か不明瞭であり、ステップ段差も不明瞭である。以上のように、少なくとも酸化条件Ａにおいては、ステップ・アンド・テラス構造が観察された。 [0052] 図１７は、酸化ゲルマニウム膜の膜厚に対する１μｍ□のＲＭＳを示す図である。図１７を参照し、酸化ゲルマニウム膜１２の膜厚を厚くしても膜厚が１０ｎｍまでは、ＲＭＳは約０．２ｎｍである。このように、酸化ゲルマニウム膜１２の表面の平坦性は良好である。ゲルマニウム基板１０上にゲート絶縁膜として酸化ゲルマニウム膜１２を形成する場合、酸化ゲルマニウム膜１２の表面の平坦性は重要である、図１７のように、酸化ゲルマニウム膜１２の表面の平坦性は、ゲルマニウム基板１０の平坦性を維持できる。 [0053] 図１８（ａ）から図１８（ｆ）は、図１５（ｄ）におけるゲルマニウム基板のＡＦＭ観察結果を示す図である。図１８（ａ）から図１８（ｃ）は、それぞれ酸化条件がＡからＣで形成した酸化ゲルマニウム膜１２の剥離後の表面のＡＦＭ観察画像である。画像の範囲は１μｍ□である。図１８（ｄ）から図１８（ｆ）は、それぞれ図１８（ａ）から図１８（ｃ）の一部領域における基板面方向に対する基板膜厚方向の表面を示す図であり、断面に相当する図である。図１８（ａ）から図１８（ｆ）に示すように、いずれの酸化条件においても、ステップ・アンド・テラス構造が観察され、ステップ段差も１原子層の約０．３ｎｍである。 [0054] 図１９は、酸化ゲルマニウム膜の膜厚に対する１μｍ□のＲＭＳを示す図である。図１９は、図１７において作製したサンプルの酸化ゲルマニウム膜１２を剥離して、ゲルマニウム基板１０の表面のＲＭＳを測定した図である。図１９を参照し、酸化ゲルマニウム膜１２を剥離した後のゲルマニウム基板１０の表面のＲＭＳは約０．２ｎｍである。以上のように、ゲルマニウム基板１０と酸化ゲルマニウム膜１２との界面の平坦性は、酸化ゲルマニウム膜１２を形成する前のゲルマニウム基板１０の平坦性を維持している。ゲルマニウム基板１０上にゲート絶縁膜として酸化ゲルマニウム膜１２を形成する場合、ゲルマニウム基板１０と酸化ゲルマニウム膜１２との界面の平坦性は重要である。図１９のように、ゲルマニウム基板１０と酸化ゲルマニウム膜１２との界面の平坦性は、ゲルマニウム基板１０の平坦性を維持できる。 [0055] 以下に、上記実験結果に基づく本発明の実施例について説明する。実施例 1 [0056] 図２０（ａ）から図２０（ｃ）は、実施例１に係る半導体構造の製造方法を示す断面図である。図２０（ａ）に示すように、ゲルマニウム層３０を準備する。ゲルマニウム層３０は、単結晶ゲルマニウム基板でもよいし、基板（例えばシリコン基板）上に形成されたゲルマニウム膜でもよい。また、ゲルマニウム層３０は、高純度ゲルマニウムでもよいが、不純物が含まれていてもよい。例えばｎ型またはｐ型ゲルマニウムでもよい。さらに、ゲルマニウム層３０には、上記実験の効果が得られる程度にシリコンが含まれていてもよい。シリコンの組成比は、全体の１０％程度以下であればよい。ゲルマニウム層３０の主面は、いずれの面でもよく、例えば（１００）面、（１１１）面または（１１０）面とすることができる。 [0057] 図２０（ｂ）に示すように、ゲルマニウム層３０の表面を還元性ガスまたは不活性ガス雰囲気中において、４００℃以上かつ８５０℃以下において熱処理する。還元性ガスおよび不活性ガスは、ゲルマニウム層３０の表面を酸化させないガスである。還元性ガスとしては、例えば水素ガスを用いることができる。不活性ガスとしては、例えば窒素ガス、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）またはラドン（Ｒｎ）等の第１８族元素のガスを用いることができる。上記ガスの混合ガスでもよい。熱処理するガスには酸素はほとんど含まれないことが好ましい。熱処理のガス圧力は、１気圧または１気圧以外の圧力でもよい。 [0058] 実施例１によれば、ゲルマニウム層３０の表面を還元性ガスまたは不活性ガス雰囲気中において、４００℃以上かつ８５０℃以下において熱処理する。これにより、図３（ａ）から図１２において説明したように、ゲルマニウム層３０の表面を平坦化できる。すなわち、ゲルマニウム層３０の表面粗さを小さくできる。熱処理温度は、４５０℃以上が好ましく、５００℃以上がより好ましく、５５０℃以上がさらに好ましい。また、熱処理温度は、８００℃以下が好ましく、７５０℃以下がより好ましく、７００℃以下がさらに好ましい。 [0059] 図３（ａ）から図５（ｆ）のように、ステップ・アンド・テラス構造が形成される程度に表面を平坦化するため、ゲルマニウム層３０の主面は、（１１１）面、（１１０）面または（１００）面であることが好ましい。また、図７に示したように、ゲルマニウム層３０の主面は、（１１１）面、（１１０）面または（１００）面の場合、ゲルマニウム層３０の表面のＲＭＳを改善させることができる。ここで、（１１１）面、（１１０）面または（１００）面は、これらに等価な結晶面も含まれる。また、主面は、これらの面から数度程度オフしていてもよい。すなわち、主面の法線方向は＜１１１＞方向、＜１１０＞方向または＜１００＞方向から数度以下、好ましくは１度以下の範囲で傾いていてもよい。 [0060] また、図７において説明したように、ゲルマニウム層３０を熱処理することにより、ゲルマニウム層３０の表面の１μｍ×１μｍ内のＲＭＳを０．３ｎｍより小さく平坦化することができる。 [0061] さらに、図８（ｄ）において説明したように、ゲルマニウム層３０を熱処理することにより、ゲルマニウム層３０の表面の２０μｍ×２０μｍ内のＲＭＳを０．３ｎｍより小さく平坦化することができる。 [0062] さらに、ゲルマニウム層３０を熱処理することにより、ゲルマニウム層３０の表面に１原子層に相当するステップ・アンド・テラス構造が形成される程度に平坦化することができる。 [0063] 熱処理する際の還元性ガスまたは不活性ガス雰囲気は還元性ガスを含むガスを用い熱処理することが好ましい。これにより、さらに、還元性ガスまたは不活性ガス雰囲気は水素ガス雰囲気であることが好ましい。これにより、図８（ａ）から図８（ｅ）のように、ゲルマニウム層３０の表面の平坦性をより向上させることができる。 [0064] 図１０（ｃ）に示すように、熱処理されたゲルマニウム層３０の表面に酸化ゲルマニウム膜３２を形成する。酸化ゲルマニウム膜３２は、例えばゲルマニウム層３０の表面を酸素ガス雰囲気中で熱酸化することにより形成する。熱酸化の温度は、例えば４００℃以上かつ５５０℃以下である。好ましくは、４２０℃以上かつ５００℃以下である。酸化ゲルマニウム膜３２をゲート絶縁膜として用いる場合は、酸化ゲルマニウム膜３２の膜厚は、２ｎｍ以下が好ましく、１．５ｎｍ以下がより好ましく、１．０ｎｍ以下がさらに好ましい。 [0065] 図１６（ａ）から図１９において説明したように、ゲルマニウム層３０の表面を平坦化した後に酸化ゲルマニウム膜３２を形成することにより、酸化ゲルマニウム膜３２の表面、および、ゲルマニウム層３０と酸化ゲルマニウム膜３２との界面を平坦化することができる。 [0066] 図２１は、実施例１の半導体構造を用いたトランジスタの断面図である。ゲルマニウム層３０上に酸化ゲルマニウム膜３２を介しゲート電極３４を形成する。酸化ゲルマニウム膜３２の代わりにゲート絶縁膜として、高誘電率絶縁膜または酸化ゲルマニウム膜と高誘電率絶縁膜との積層膜を用いることができる。高誘電率絶縁膜としては、酸化ハフニウム、酸化ジルコニウムまたは希土類金属酸化膜を用いることができる。ゲート電極３４の両側のゲルマニウム層３０内にソースまたはドレイン領域３６を形成する。ゲルマニウム層３０をｐ型、ソースまたはドレイン領域３６をｎ型とする。ゲルマニウム層３０をｎ型、ソースまたはドレイン領域３６をｐ型としてもよい。図２１のトランジスタのように、ゲルマニウム層３０の表面を平坦化することにより、高性能なＭＯＳＦＥＴを実現できる。 [0067] ｎチャネルＦＥＴにおいては、（１１１）面を主面とするゲルマニウム層３０を用いることにより性能を向上させることができる。ｐチャネルＦＥＴにおいては、（１００）面または（１１０）面を主面とするゲルマニウム層３０を用いることにより性能を向上できる。実施例１においては、（１１１）面を主面とするゲルマニウム層３０を用いることにより、ゲルマニウム層３０の表面を平坦化でき、かつｎチャネルＦＥＴの性能を向上できる。一方、（１００）面を主面とするゲルマニウム層３０を用いることにより、（１１１）面ほどではないがゲルマニウム層３０の表面を平坦化でき、かつｐチャネルＦＥＴの性能を向上できる。 [0068] ＭＯＳＦＥＴ以外の半導体装置に実施例１の半導体構造を適用することもできる。 [0069] 以上、本発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。符号の説明 [0070] １０　　　　ゲルマニウム基板１２、３２　酸化ゲルマニウム膜３０　　　　ゲルマニウム層３４　　　　ゲート電極

※ ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。

『 METHOD FOR PLANARIZING SURFACE OF GERMANIUM LAYER, AND SEMICONDUCTOR STRUCTURE AND PROCESS FOR PRODUCING SAME 』に関するお問合せ

国立研究開発法人科学技術振興機構（ＪＳＴ）知的財産マネジメント推進部
URL: http://www.jst.go.jp/chizai/
E-mail:
Address: 〒102-8666 東京都千代田区四番町5-3
TEL: 03-5214-8293
FAX: 03-5214-8476

※ 同じキーワードでJ-STORE内を検索することが出来ます。→ J-STORE内を検索

検索結果一覧へ戻る

『 METHOD FOR PLANARIZING SURFACE OF GERMANIUM LAYER, AND SEMICONDUCTOR STRUCTURE AND PROCESS FOR PRODUCING SAME 』に関するお問合せ

国立研究開発法人科学技術振興機構（ＪＳＴ）知的財産マネジメント推進部
URL: http://www.jst.go.jp/chizai/
E-mail:
Address: 〒102-8666 東京都千代田区四番町5-3
TEL: 03-5214-8293
FAX: 03-5214-8476

関連情報

公報	WO 2014050187(PDF,447KB)