Top > Search of International Patents > PROCESSED SUBSTRATE AND SEMICONDUCTOR DEVICE USING SAME

PROCESSED SUBSTRATE AND SEMICONDUCTOR DEVICE USING SAME

Foreign code F150008187
Posted date Mar 23, 2015
Country WIPO
International application number 2014JP000897
International publication number WO 2014136393
Date of international filing Feb 21, 2014
Date of international publication Sep 12, 2014
Priority data
  • P2013-047176 (Mar 8, 2013) JP
Title PROCESSED SUBSTRATE AND SEMICONDUCTOR DEVICE USING SAME
Abstract A processed substrate (11), wherein the principal surface thereof is a c-plane, and a plurality of protrusions (12) disposed so as to constitute a regular triangular grid in plan view are formed on the surface of the substrate. The plurality of protrusions (12) are disposed such that the smallest angle among angles which three sides of a regular triangle in the regular triangular grid constituted by the plurality of protrusions form counterclockwise with the a-axis of GaN when GaN the principal surface of which is a c-plane has been crystal grown on the substrate becomes 10-50°.
Scope of claims (In Japanese)[請求項1]
基板表面に、平面視において正三角形格子を構成するように配設された複数の突起が形成され、基板上に主面がc面のGaNが結晶成長し得る加工基板であって、
前記複数の突起は、前記複数の突起によって構成される正三角形格子における正三角形の3本の辺が、基板上に主面がc面のGaNが結晶成長したときにおけるGaNのa軸に対して反時計回りになす角度のうち、最も小さい角度が10~50°となるように配設されている加工基板。
[請求項2]
請求項1に記載された加工基板において、
前記複数の突起によって構成される正三角形格子における正三角形の3本の辺が、基板上に主面がc面のGaNが結晶成長したときにおけるGaNのa軸に対して反時計回りになす角度のうち、最も小さい角度が10~40°である加工基板。
[請求項3]
請求項2に記載された加工基板において、
前記複数の突起によって構成される正三角形格子における正三角形の3本の辺が、基板上に主面がc面のGaNが結晶成長したときにおけるGaNのa軸に対して反時計回りになす角度のうち、最も小さい角度が25~35°である加工基板。
[請求項4]
請求項1乃至3のいずれかに記載された加工基板において、
前記突起の形状が円錐又は円錐台である加工基板。
[請求項5]
請求項1乃至4のいずれかに記載された加工基板において、
前記突起の最大外径が1μm以上である加工基板。
[請求項6]
請求項1乃至5のいずれかに記載された加工基板において、
前記突起の高さが0.5μm以上である加工基板。
[請求項7]
請求項1乃至6のいずれかに記載された加工基板において、
前記突起は、その最大外径が高さよりも大きい加工基板。
[請求項8]
請求項1乃至7のいずれかに記載された加工基板において、
前記正三角形格子における正三角形の一辺の長さが2μm以上である加工基板。
[請求項9]
請求項1乃至8のいずれかに記載された加工基板において、
前記正三角形格子における正三角形の一辺の長さが前記突起の最大外径よりも大きい加工基板。
[請求項10]
請求項1乃至9のいずれかに記載された加工基板において、
前記正三角形格子における同じ正三角形に含まれる2個の頂点の一対の突起が相互に間隔を有して配設されている加工基板。
[請求項11]
請求項10に記載された加工基板において、
前記正三角形格子における同じ正三角形に含まれる2個の頂点の一対の突起の間隔が0.1~2.0μmである加工基板。
[請求項12]
請求項1乃至11のいずれかに記載された加工基板において、
前記加工基板が、サファイア加工基板、Si加工基板、又はSiC加工基板である加工基板。
[請求項13]
請求項12に記載された加工基板において、
前記加工基板が、主面がc面のサファイア加工基板であり、
前記複数の突起は、前記複数の突起によって構成される正三角形格子における正三角形の3本の辺がサファイアのm軸に対して反時計回りになす角度のうち、最も小さい角度が10~50°となるように配設されている加工基板。
[請求項14]
基板表面に、平面視において正三角形格子を構成するように配設された複数の突起が形成された加工基板と、
前記加工基板上に主面がc面のGaNが結晶成長して形成されたGaN層と、
を備えた半導体装置であって、
前記加工基板の前記複数の突起は、前記複数の突起によって構成される正三角形格子における正三角形の3本の辺が、前記GaN層を構成するGaNのa軸に対して反時計回りになす角度のうち、最も小さい角度が10~50°となるように配設されている半導体装置。
[請求項15]
請求項14に記載された半導体装置において、
前記GaN層の表面におけるカソードルミネッセンス法によって測定される暗点密度が1.15×108個/cm2以下である半導体装置。
  • Applicant
  • ※All designated countries except for US in the data before July 2012
  • YAMAGUCHI UNIVERSITY
  • Inventor
  • OKADA NARIHITO
  • TADATOMO KAZUYUKI
IPC(International Patent Classification)
Specified countries National States: AE AG AL AM AO AT AU AZ BA BB BG BH BN BR BW BY BZ CA CH CL CN CO CR CU CZ DE DK DM DO DZ EC EE EG ES FI GB GD GE GH GM GT HN HR HU ID IL IN IR IS JP KE KG KN KP KR KZ LA LC LK LR LS LT LU LY MA MD ME MG MK MN MW MX MY MZ NA NG NI NO NZ OM PA PE PG PH PL PT QA RO RS RU RW SA SC SD SE SG SK SL SM ST SV SY TH TJ TM TN TR TT TZ UA UG US UZ VC VN ZA ZM ZW
ARIPO: BW GH GM KE LR LS MW MZ NA RW SD SL SZ TZ UG ZM ZW
EAPO: AM AZ BY KG KZ RU TJ TM
EPO: AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR
OAPI: BF BJ CF CG CI CM GA GN GQ GW KM ML MR NE SN TD TG

PAGE TOP

close
close
close
close
close
close