Top > Search of International Patents > LOGICAL OPERATION ELEMENT

LOGICAL OPERATION ELEMENT

Foreign code F150008439
File No. AF12-15WO
Posted date Oct 21, 2015
Country WIPO
International application number 2014JP056079
International publication number WO 2014142039
Date of international filing Mar 9, 2014
Date of international publication Sep 18, 2014
Priority data
  • P2013-047421 (Mar 9, 2013) JP
Title LOGICAL OPERATION ELEMENT
Abstract Provided is a logical operation element that performs three or more input logical operations using a single unique device. The logical operation element (30) is provided with an electrode (5A) and another electrode (5B) that are arranged so as to have a nanogap, a metal nanoparticle (7) that is insulated and arranged between the electrode (5A) and the other electrode (5B), and a plurality of gate electrodes (5C, 5D, 11, 11A, 11B) for regulating the electrical load of the metal nanoparticle (7). Electrical current that flows between the electrode (5A) and the other electrode (5B) is controlled in accordance with voltage that is applied to three or more of the gate electrodes (5C, 5D, 11, 11A, 11B).
Scope of claims (In Japanese)[請求項1]
ナノギャップを有するように設けられた一方の電極及び他方の電極と、
前記一方の電極と前記他方の電極との間に絶縁して配置された金属ナノ粒子と、
前記金属ナノ粒子の電荷を調整するための複数のゲート電極と、
を備え、
前記複数のゲート電極のうち三つ以上のゲート電極に印加される電圧に従って前記一方の電極と前記他方の電極との間に流れる電流が制御される、論理演算素子。
[請求項2]
前記三つ以上のゲート電極は、二つのサイドゲート電極と一つのトップゲート電極で構成される、請求項1に記載の論理演算素子。
[請求項3]
前記三つ以上のゲート電極は、二つのサイドゲート電極と一つのボトムゲート電極で構成される、請求項1に記載の論理演算素子。
[請求項4]
前記三つ以上のゲート電極は、二つのサイドゲート電極と一つのトップゲート電極と一つのボトムゲート電極で構成される、請求項1に記載の論理演算素子。
[請求項5]
前記一方の電極、前記他方の電極及び前記二つのサイドゲート電極が第1絶縁層上に設けられ、
第2絶縁層が前記第1絶縁層上において、前記一方の電極、前記他方の電極、前記二つのサイドゲート電極及び前記金属ナノ粒子を埋設するように設けられ、
前記トップゲート電極が、前記第2絶縁層上で前記金属ナノ粒子の上に設けられている、請求項2又は4に記載の論理演算素子。
[請求項6]
前記三つ以上のゲート電極は、一つのサイドゲート電極と一つのボトムゲート電極と一つのトップゲート電極で構成され、
前記ボトムゲート電極が存在する面と、前記サイドゲート電極が存在する面と、前記トップゲート電極とが存在する面とが、上下方向に分離されており、
前記金属ナノ粒子が前記ボトムゲート電極上で前記トップゲート電極下であって絶縁層に埋設するように設けられている、請求項1に記載の論理演算素子。
[請求項7]
前記三つ以上のゲート電極に印加される電圧の入力と、前記一方の電極と前記他方の電極との間に前記金属ナノ粒子を介して流れる電流の出力との関係が、XOR又はXNORとなる、請求項1に記載の論理演算素子。
[請求項8]
前記三つ以上のゲート電極に印加される電圧のHighとLowの入力に相当する電位差として、一周期分のクーロンオシレーションにおけるピーク電流を与えるゲート電圧と隣のピーク電流を与えるゲート電圧の電圧差ΔVを二等分、三等分又は四等分した或る一つの電圧区間の両端に相当する値が設定されている、請求項1に記載の論理演算素子。
  • Applicant
  • ※All designated countries except for US in the data before July 2012
  • JAPAN SCIENCE AND TECHNOLOGY AGENCY
  • Inventor
  • MAJIMA YUTAKA
  • TERANISHI TOSHIHARU
  • MATSUMOTO KAZUHIKO
  • MAEHASHI KENZO
  • SUSAKI TOMOFUMI
  • OHNO YASUHIDE
  • MATSUZAKI KOSUKE
  • GUILLAUME HUBERT FREDERIC HACKENBERGER
IPC(International Patent Classification)
Reference ( R and D project ) CREST Establishment of Innovative Manufacturing Technology Based on Nanoscience AREA
Please contact us by E-mail or facsimile if you have any interests on this patent.

PAGE TOP

close
close
close
close
close
close