Top > Search of International Patents > SEMICONDUCTOR ELEMENT

SEMICONDUCTOR ELEMENT

Foreign code F150008497
File No. AF19-06WO
Posted date Oct 28, 2015
Country WIPO
International application number 2014JP004418
International publication number WO 2015029434
Date of international filing Aug 28, 2014
Date of international publication Mar 5, 2015
Priority data
  • P2013-179984 (Aug 30, 2013) JP
Title SEMICONDUCTOR ELEMENT
Abstract A transistor (1a) is provided with a substrate (2a), a first insulating layer (3a), a nitride semiconductor layer (4a), a second insulating layer (5a), a source electrode (61), a drain electrode (62), and a gate electrode (63). The first insulating layer (3a) has functions as a base layer of the nitride semiconductor layer (4a), and is, for instance, an HfO2 layer having a thickness of approximately 1-20 nm. The nitride semiconductor layer (4a) is an InN layer that is provided on the substrate (2a), and is a polycrystalline or amorphous film having a film thickness of 1-10 nm. The InN layer having a film thickness within the range exhibits electrical characteristics equivalent to those of a single crystal, even if the layer is a polycrystalline or amorphous film. Consequently, constraints in manufacturing conditions are greatly eliminated, and a semiconductor element that is provided with an InN layer as a channel is provided, said InN layer being low-cost and having excellent electrical characteristics.
Scope of claims (In Japanese)[請求項1]
基板上に設けられたInN層を備えた半導体素子であって、
前記InN層は、1nm以上10nm以下の膜厚の多結晶若しくは非晶質の膜であり、
前記InN層をチャネルとして備えている、
ことを特徴とする半導体素子。
[請求項2]
前記基板と前記InN層の間に絶縁層を備え、
該絶縁層は、HfO2層、Al2O3層、SiO2層の何れかである、
請求項1に記載の半導体素子。
[請求項3]
前記InN層は、スパッタリング法により堆積された膜である、
請求項1または2に記載の半導体素子。
[請求項4]
前記InN層は、パルススパッタ堆積法(PSD法)により堆積された膜である、
請求項3に記載の半導体素子。
[請求項5]
前記InN層は、600℃未満の温度で成膜された膜である、
請求項3に記載の半導体素子。
[請求項6]
前記基板は非単結晶基板である、
請求項1または2に記載の半導体素子。
[請求項7]
前記基板は絶縁性基板である、
請求項1または2に記載の半導体素子。
[請求項8]
前記基板は合成石英基板である、
請求項7に記載の半導体素子。
[請求項9]
前記InN層の少なくとも一方の主面に、InNと組成の異なる窒化物半導体層が接合した積層構造を備えている、
請求項1または2に記載の半導体素子。
[請求項10]
前記半導体素子は、前記InN層をチャネルとする電界効果トランジスタであり、オンオフ比が10以上である、
請求項1または2に記載の半導体素子。
  • Applicant
  • ※All designated countries except for US in the data before July 2012
  • JAPAN SCIENCE AND TECHNOLOGY AGENCY
  • Inventor
  • FUJIOKA HIROSHI
  • KOBAYASHI ATSUSHI
IPC(International Patent Classification)
Reference ( R and D project ) CREST Creation of Nanosystems with Novel Functions through Process Integration AREA
Please contact us by E-mail or facsimile if you have any interests on this patent.

PAGE TOP

close
close
close
close
close
close