Top > Search of International Patents > CHARGE MODULATION ELEMENT AND SOLID-STATE IMAGING DEVICE

CHARGE MODULATION ELEMENT AND SOLID-STATE IMAGING DEVICE

Foreign code F150008576
File No. (S2014-0467-N0)
Posted date Nov 26, 2015
Country WIPO
International application number 2015JP000559
International publication number WO 2015118884
Date of international filing Feb 6, 2015
Date of international publication Aug 13, 2015
Priority data
  • P2014-022516 (Feb 7, 2014) JP
Title CHARGE MODULATION ELEMENT AND SOLID-STATE IMAGING DEVICE
Abstract Provided are: a charge modulation element which makes it easy to keep an electric field constant across a long charge-transfer-path distance, and makes it possible to avoid problems caused by interface defects or the like; and a solid-state imaging device. The charge modulation element is equipped with: a first charge-storage region (61), a second charge-storage region (62), a third charge-storage region (63), and a fourth charge-storage region (64) which are provided in symmetrical positions relative to the center position of a light-receiving region; and a first electric-field-control electrode pair (41a, 41b), a second electric-field-control electrode pair (42a, 42b), a third electric-field-control electrode pair (43a, 43b), and a fourth electric-field-control electrode pair (44a, 44b) which change the depletion potential of the charge transfer path, and are positioned on both sides of the charge transfer path leading from the center position of the light-receiving region to each of the first charge-storage region (61), the second charge-storage region (62), the third charge-storage region (63), and the fourth charge-storage region (64).
Outline of related art and contending technology BACKGROUND ART
A distance image using time of flight of light time-of-flight (TOF type) light to obtain a distance sensor, the potential of the MOS structure is used directly below the gate electrodes in the longitudinal direction (vertical direction) is controlled. For example, p-n-type semiconductor layer is embedded in the top of the buried region and the charge generation layer, charge transport buried region, the electric charge readout buried region, the top of these the insulation film, is disposed on the insulating film, the signal charge transfer to the buried region and the charge transport layer and the gate electrode, is disposed on the insulating film, the electric charge readout signal charge transferred to the buried region in a structure including a readout gate electrode, in the buried region and the charge generator, receiving the light pulse, the charge generating region with a semiconductor layer immediately below the optical signal is converted into a signal charge, the charge transfer region with a distribution ratio of the electric charges accumulated in the distance to the object from the measured TOF distance measuring device or a CMOS type image sensor using the same have been proposed (see Patent Document 1.).
These CMOS-TOF using this distance measurement element or in the image sensor, the interface defect directly under the transfer gate electrode and the interface state and the dark current due to the occurrence of noise may occur. Furthermore, as described in Patent Document 1 in the case of using the transfer gate electrode, it is difficult to control the potential gradient over a long distance, a moving path of charges over a long distance, the electric field is substantially constant, was actually unreasonable to. Therefore, a long charge transfer path distance measuring element or other such modulation element, the carrier is stopped and in the middle of the charge transfer path, and an expected performance becomes difficult to obtain such a problem has occurred.
Scope of claims (In Japanese)請求の範囲 [請求項1]
 第1導電型の半導体からなる活性領域形成層、前記活性領域形成層の上部の一部に設けられた、第2導電型の表面埋込領域、及び前記表面埋込領域の表面に接して設けられた、第1導電型のピニング層を含む画素形成領域と、
 前記画素形成領域上に設けられた絶縁膜と、
 前記画素形成領域の中央部を受光領域とし、前記受光領域を囲むように前記受光領域の中心位置に関して対称となる4つ位置のそれぞれに互いに離間して設けられた、前記活性領域形成層よりも高不純物密度で第2導電型の第1、第2、第3及び第4の電荷蓄積領域と、
 前記受光領域を囲む位置において、前記絶縁膜上に前記受光領域の中心位置から前記第1、第2、第3及び第4の電荷蓄積領域のそれぞれに至る電荷移動経路のそれぞれの両側に対をなして配置された第1、第2、第3及び第4の電界制御電極対と、
 を備え、前記第1、第2、第3及び第4の電界制御電極対に対し、それぞれ互いに位相の異なる電界制御パルスを周期的に印加し、前記表面埋込領域の空乏化電位を順次変化させることにより、前記電荷移動経路のいずれかに電荷が輸送される電位勾配を順次形成して、前記表面埋込領域中で発生した多数キャリアの移動先を前記第1、第2、第3及び第4の電荷蓄積領域のいずれかに順次設定するように制御することを特徴とする電荷変調素子。

[請求項2]
 前記第1、第2、第3及び第4の電荷蓄積領域の配置トポロジーは、前記前記受光領域の中心位置に関して2回回転対称又は4回回転対称であることを特徴とする請求項1に記載の電荷変調素子。

[請求項3]
 前記第1、第2及び第3の電荷蓄積領域のそれぞれは、前記表面埋込領域中で発生した多数キャリアを信号電荷として蓄積して読み出す電荷読み出し領域として機能し、
 前記第4の電荷蓄積領域は、背景光により前記表面埋込領域中で発生した暗電流成分としての電荷を排出する電荷排出領域として機能することを特徴とする請求項1又は2に記載の電荷変調素子。

[請求項4]
 前記第1、第2、第3及び第4の電荷蓄積領域のそれぞれから離間し、前記受光領域を囲む位置に配置された、前記活性領域形成層よりも高不純物密度で第2導電型の電荷排出領域を更に備え、
 前記第1、第2、第3及び第4の電荷蓄積領域のそれぞれは、前記表面埋込領域中で発生した多数キャリアを信号電荷として蓄積して読み出す電荷読み出し領域として機能することを特徴とする請求項1又は2に記載の電荷変調素子。

[請求項5]
 前記活性領域形成層が、第1導電型又は第2導電型の半導体基板上に設けられていることを特徴とする請求項1~4のいずれか1項に記載の電荷変調素子。

[請求項6]
 前記ピニング層において、前記信号電荷と反対導電型のキャリアの密度が、前記電荷移動経路の空乏化電位の変化と共に、前記第1~第4の電界制御電極対に印加される電圧によって変化することを特徴とする請求項3又は4に記載の電荷変調素子。

[請求項7]
 前記絶縁膜の上方に、遮蔽板を更に備え、
 該遮蔽板の開口部を介して、前記画素形成領域の中央部に選択的に光を照射することにより前記受光領域の平面パターンが定義されることを特徴とする請求項1~6のいずれか1項に記載の電荷変調素子。

[請求項8]
 第1導電型の半導体からなる活性領域形成層、前記活性領域形成層の上部の一部に設けられた、第2導電型の表面埋込領域、及び前記表面埋込領域の表面に接して設けられた、第1導電型のピニング層を含む画素形成領域と、
 前記画素形成領域上に設けられた絶縁膜と、
 前記画素形成領域の中央部を受光領域とし、前記受光領域を囲むように前記受光領域の中心位置に関して対称となる4つ位置のそれぞれに互いに離間して設けられた、前記活性領域形成層よりも高不純物密度で第2導電型の第1、第2、第3及び第4の電荷蓄積領域と、
 前記受光領域を囲む位置において、前記絶縁膜上に前記受光領域の中心位置から前記第1、第2、第3及び第4の電荷蓄積領域のそれぞれに至る電荷移動経路のそれぞれの両側に対をなして配置された第1、第2、第3及び第4の電界制御電極対と、
 を備える電荷変調素子を複数個マトリクス状に配置した集積化構造を能動画素とし、該能動画素の複数個が同一半導体チップ上に配列され、
 前記電荷変調素子のそれぞれにおいて、前記第1、第2、第3及び第4の電界制御電極対に対し、それぞれ互いに位相の異なる電界制御パルスを周期的に印加し、前記表面埋込領域の空乏化電位を順次変化させることにより、前記電荷変調素子のそれぞれの前記電荷移動経路のいずれかに電荷が輸送される電位勾配を順次形成して、前記表面埋込領域中で発生した多数キャリアの移動先を前記第1、第2、第3及び第4の電荷蓄積領域のいずれかに順次設定するように制御することを特徴とする固体撮像素子。

[請求項9]
 前記能動画素を構成する前記複数個の電荷変調素子のそれぞれにおいて、
 前記第1、第2及び第3の電荷蓄積領域のそれぞれは、前記表面埋込領域中で発生した多数キャリアを信号電荷として蓄積して読み出す電荷読み出し領域として機能し、
 前記第4の電荷蓄積領域は、背景光により前記表面埋込領域中で発生した暗電流成分としての電荷を排出する電荷排出領域として機能することを特徴とする請求項8に記載の固体撮像素子。

[請求項10]
 前記能動画素のそれぞれの内部に、前記複数個の電荷変調素子のそれぞれの前記第1、第2及び第3の電荷蓄積領域から前記信号電荷を読み出す周辺回路が、前記マトリクス状に配置された集合の周囲に配置されていることを特徴とする請求項9に記載の固体撮像素子。

[請求項11]
 前記能動画素を構成する前記複数個の電荷変調素子のそれぞれにおいて、
 前記第1、第2、第3及び第4の電荷蓄積領域のそれぞれから離間し、前記受光領域を囲む位置に配置された、前記活性領域形成層よりも高不純物密度で第2導電型の電荷排出領域を更に備え、
 前記第1、第2、第3及び第4の電荷蓄積領域のそれぞれは、前記表面埋込領域中で発生した多数キャリアを信号電荷として蓄積して読み出す電荷読み出し領域として機能することを特徴とする請求項8に記載の固体撮像素子。

[請求項12]
 前記能動画素のそれぞれの内部に、前記複数個の電荷変調素子のそれぞれの前記第1、第2、第3及び第4の電荷蓄積領域から前記信号電荷を読み出す周辺回路が、前記マトリクス状に配置された集合の周囲に配置されていることを特徴とする請求項9に記載の固体撮像素子。

  • Applicant
  • ※All designated countries except for US in the data before July 2012
  • NATIONAL UNIVERSITY CORPORATION SHIZUOKA UNIVERSITY
  • Inventor
  • KAWAHITO, Shoji
  • YASUTOMI, Keita
  • HAN, Sangman
IPC(International Patent Classification)
Specified countries National States: AE AG AL AM AO AT AU AZ BA BB BG BH BN BR BW BY BZ CA CH CL CN CO CR CU CZ DE DK DM DO DZ EC EE EG ES FI GB GD GE GH GM GT HN HR HU ID IL IN IR IS JP KE KG KN KP KR KZ LA LC LK LR LS LU LY MA MD ME MG MK MN MW MX MY MZ NA NG NI NO NZ OM PA PE PG PH PL PT QA RO RS RU RW SA SC SD SE SG SK SL SM ST SV SY TH TJ TM TN TR TT TZ UA UG US UZ VC VN ZA ZM ZW
ARIPO: BW GH GM KE LR LS MW MZ NA RW SD SL SZ TZ UG ZM ZW
EAPO: AM AZ BY KG KZ RU TJ TM
EPO: AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR
OAPI: BF BJ CF CG CI CM GA GN GQ GW KM ML MR NE SN ST TD TG
Please contact us by E-mail or facsimile if you have any interests on this patent.

PAGE TOP

close
close
close
close
close
close