Top > Search of International Patents > LENGTH MEASURING ELEMENT AND SOLID-STATE IMAGE CAPTURING DEVICE

LENGTH MEASURING ELEMENT AND SOLID-STATE IMAGE CAPTURING DEVICE

Foreign code F160008913
File No. (S2015-0843-N0)
Posted date Dec 6, 2016
Country WIPO
International application number 2016JP001869
International publication number WO 2016157910
Date of international filing Mar 31, 2016
Date of international publication Oct 6, 2016
Priority data
  • P2015-073097 (Mar 31, 2015) JP
Title LENGTH MEASURING ELEMENT AND SOLID-STATE IMAGE CAPTURING DEVICE
Abstract The objective of the present invention is to provide a length measuring element which has a large light receiving surface area and which is advantageous for performing high-speed modulation with a high sensitivity and a low dark current, and a solid-state image capturing device employing said length measuring element. This length measuring element is provided with: an n-type surface embedded region (25) which is disposed selectively in an upper portion of a pixel-forming layer (22) in such a way as to form a photodiode, and which extends in the upper portion of the pixel-forming layer (22) from a light receiving portion to a position in which light is shielded by a light-shielding plate (51); n-type charge accumulating regions (24b, 24d, 24c) having a higher impurity concentration than the surface embedded region (25); a plurality of transfer gate electrodes (42, 44, 43) disposed adjacent to the charge accumulating regions; and an n-type guide region (26a), one end portion of which is disposed toward the bottom of an opening portion of the light-shielding plate (51), and the other end portion of which reaches portions of the transfer gate electrodes, and which has a higher impurity concentration than the surface embedded region (25) and a lower impurity concentration than the charge accumulating regions.
Outline of related art and contending technology BACKGROUND ART
Time-of-flight range image sensor using a semiconductor of the active research and development are performed. For the implementation of the distance image sensor, carriers generated in the photodiode, a plurality of light source in synchronization with the transfer in the charge accumulation unit , in order to speed up the charge transfer operation, and reduce the size of the lock-in element of the unit, which are arranged in an array, a method of parallel connection (see Patent Document 1.).
Patent Document 1 described in the present invention, the plurality of transfer gates connected in parallel with the load capacity is increased, the number of pixels further pixels of the image sensor and the power consumption increases as a whole. In addition, the lock-in device connecting a plurality of the unit, the signal detection portion of the diffusion layer of the large area, which becomes a cause of the dark current.
Scope of claims (In Japanese)[請求項1]
第1導電型の半導体からなる画素形成層と、
開口部を有し、該開口部の下方の前記画素形成層に受光部の位置を定義するように、前記画素形成層の上方に配置された遮光板と、
前記受光部において、前記画素形成層との接合構造でフォトダイオードを構成するように、前記画素形成層の上部に選択的に配置され、更に、前記受光部の位置から前記遮光板で遮光された複数の位置まで到達するように、前記画素形成層の上部を延在して分岐形状に複数の凸部を構成する、第2導電型の表面埋込領域と、
前記複数の凸部の先端部にそれぞれ接続され、第2導電型で前記表面埋込領域よりも高不純物密度の電荷蓄積領域と、
前記複数の凸部のそれぞれに、前記電荷蓄積領域に隣接して配置され、前記電荷蓄積領域への信号電荷の転送を制御する、複数の転送制御機構と、
前記開口部の下方の一部に一方の端部が配置され、複数に分岐した他方の端部が前記転送制御機構の少なくとも一部まで到達するように、前記表面埋込領域の上部の一部に配置された、第2導電型で前記表面埋込領域よりも高不純物密度で、前記電荷蓄積領域よりも低不純物密度のガイド領域と、
を備えることを特徴とする測長素子。
[請求項2]
前記ガイド領域が、
前記開口部の下方の一部に一方の端部が配置され、他方の端部が前記転送制御機構に向かう、第2導電型で前記表面埋込領域よりも高不純物密度の補助ガイド領域と、
前記補助ガイド領域に一方の端部が配置され、複数に分岐した他方の端部が前記転送制御機構の少なくとも一部まで到達する、第2導電型で前記補助ガイド領域よりも高不純物密度で、前記電荷蓄積領域よりも低不純物密度の主ガイド領域と、
を備えることを特徴とする請求項1に記載の測長素子。
[請求項3]
前記ガイド領域の直下となる前記画素形成層の上部に、第1導電型で前記画素形成層よりも高不純物密度のブロック領域を備えることを特徴とする請求項1又は2に記載の測長素子。
[請求項4]
前記表面埋込領域の前記受光部の位置から前記分岐形状の位置に至るまでの幹経路の途中に、該幹経路の長手方向に直交する方向に突出する新たな凸部を更に設け、
該新たな凸部の先端に、第2導電型で前記表面埋込領域よりも高不純物密度の排出ドレイン領域を接続したことを特徴とする請求項1~3のいずれか1項に記載の測長素子。
[請求項5]
前記表面埋込領域の外形又は該外形の包絡線の形状が、前記受光部の位置において、平面パターン上、前記ガイド領域の周囲を囲むように台形、放物曲線、逆U字型、若しくは逆V字型をなすように、前記信号電荷の輸送方向に垂直方向に測った幅が次第に広くなることを特徴とする請求項1~4のいずれか1項に記載の測長素子。
[請求項6]
第1導電型の半導体からなる画素形成層と、
複数の開口部を有し、該複数の開口部の下方の前記画素形成層にそれぞれ受光部の位置を定義するように、前記画素形成層の上方に配置された遮光板と、
前記遮光板で遮光された位置に複数の凸部を有する電荷変調部配置領域を配置し、該電荷変調部配置領域の両端部から前記複数の開口部の数に対応した数の受光端部を前記複数の開口部に向かって突出させ、それぞれの前記受光端部の占有領域が前記複数の開口部のそれぞれの面積がカバーできる大きさに設定され、前記受光部のそれぞれにおいて、前記画素形成層との接合構造でそれぞれフォトダイオードを構成するように、前記画素形成層の上部に埋め込まれた第2導電型の表面埋込領域と、
前記複数の凸部の先端部にそれぞれ接続され、第2導電型で前記表面埋込領域よりも高不純物密度の電荷蓄積領域と、
前記複数の凸部のそれぞれに、前記電荷蓄積領域に隣接して配置され、前記電荷蓄積領域への信号電荷の転送を制御する、複数の転送制御機構と、
前記複数の開口部の数に対応した数の分岐端部を有し、前記電荷変調部配置領域の上となる前記遮光板で遮光された位置から前記複数の開口部の下方にそれぞれの分岐端部の先端部分が配置された、第2導電型で前記表面埋込領域よりも高不純物密度で、前記電荷蓄積領域よりも低不純物密度のガイド領域と、
を備えることを特徴とする測長素子。
[請求項7]
前記ガイド領域が、
前記複数の開口部の下方のそれぞれに配置された、第2導電型で前記表面埋込領域よりも高不純物密度の補助ガイド領域と、
前記補助ガイド領域にそれぞれの分岐端部の先端部分が到達し、他方の端部が前記電荷変調部配置領域に配置された、第2導電型で前記補助ガイド領域よりも高不純物密度で、前記電荷蓄積領域よりも低不純物密度の主ガイド領域と、
を備えることを特徴とする請求項6に記載の測長素子。
[請求項8]
前記ガイド領域の直下となる前記画素形成層の上部に、第1導電型で前記画素形成層よりも高不純物密度のブロック領域を備えることを特徴とする請求項6又は7に記載の測長素子。
[請求項9]
前記表面埋込領域の前記両端部側に前記電荷変調部配置領域の長手方向に直交する方向に突出する新たな凸部を更にそれぞれ設け、
該新たな凸部の先端のそれぞれに、第2導電型で前記表面埋込領域よりも高不純物密度の排出ドレイン領域を接続したことを特徴とする請求項6~8のいずれか1項に記載の測長素子。
[請求項10]
第1導電型の半導体からなる画素形成層と、
前記画素形成層によって定義される画素領域の周辺に複数の開口部を有し、該複数の開口部の下方の前記画素形成層にそれぞれ受光部の位置を定義するように、前記画素形成層の上方に配置された遮光板と、
前記遮光板で遮光された前記画素領域の中央の位置に複数の凸部を有する電荷変調部配置領域を配置し、該電荷変調部配置領域から前記複数の開口部の数に対応した数の受光端部を前記複数の開口部に向かって放射状に突出させ、それぞれの前記受光端部の占有領域が前記複数の開口部のそれぞれの面積がカバーできる大きさに設定され、前記受光部のそれぞれにおいて、前記画素形成層との接合構造でそれぞれフォトダイオードを構成するように、前記画素形成層の上部に埋め込まれた第2導電型の表面埋込領域と、
前記複数の凸部の先端部にそれぞれ接続され、第2導電型で前記表面埋込領域よりも高不純物密度の電荷蓄積領域と、
前記複数の凸部のそれぞれに、前記電荷蓄積領域に隣接して配置され、前記電荷蓄積領域への信号電荷の転送を制御する、複数の転送制御機構と、
前記複数の開口部の数に対応した数の分岐端部を有し、前記電荷変調部配置領域の上となる前記遮光板で遮光された位置から前記複数の開口部の下方に放射状にそれぞれの分岐端部の先端部分が向かった、第2導電型で前記表面埋込領域よりも高不純物密度で、前記電荷蓄積領域よりも低不純物密度のガイド領域と、
を備えることを特徴とする測長素子。
[請求項11]
前記ガイド領域が、
前記複数の開口部の下方のそれぞれに配置された第2導電型で前記表面埋込領域よりも高不純物密度の補助ガイド領域と、
前記補助ガイド領域の数に対応した数の分岐端部を有し、前記電荷変調部配置領域の位置から前記複数の補助ガイド領域の下方に放射状にそれぞれの分岐端部の先端部分が向かった、第2導電型で前記補助ガイド領域よりも高不純物密度で、前記電荷蓄積領域よりも低不純物密度の主ガイド領域と、
を備えることを特徴とする請求項10に記載の測長素子。
[請求項12]
前記ガイド領域の直下となる前記画素形成層の上部に、第1導電型で前記画素形成層よりも高不純物密度のブロック領域を備えることを特徴とする請求項10又は11に記載の測長素子。
[請求項13]
前記表面埋込領域の前記放射状に突出した箇所の前記受光端部に近い側に、前記放射状方向に直交する方向に突出する新たな凸部を更にそれぞれ設け、
該新たな凸部の先端のそれぞれに、第2導電型で前記表面埋込領域よりも高不純物密度の排出ドレイン領域を接続したことを特徴とする請求項10~12のいずれか1項に記載の測長素子。
[請求項14]
前記排出ドレイン領域に隣接して配置され、前記新たな凸部を経由した前記排出ドレイン領域への電荷の排出を制御する排出制御機構を更に備えることを特徴とする請求項5、9又は13に記載の測長素子。
[請求項15]
前記複数の転送制御機構のそれぞれが、
前記複数の凸部のそれぞれの上に設けられたゲート絶縁膜と、
該ゲート絶縁膜の上にそれぞれ設けられた転送ゲート電極と、
を備え、該転送ゲート電極に印加されるそれぞれの電圧によって、前記複数の凸部のそれぞれに定義される転送路の電位を制御し、前記信号電荷の前記複数の電荷蓄積領域への移動をそれぞれ制御することを特徴とする請求項1~14のいずれか1項に記載の測長素子。
[請求項16]
前記複数の転送制御機構のそれぞれが、
前記信号電荷の転送方向と直交する方向に沿って、平面パターン上、前記複数の凸部のそれぞれを挟むように前記画素形成層上に絶縁膜を介して配列された一対の電界制御電極と、
を備え、それぞれの電界制御電極に互いに異なる電界制御電圧を印加し、前記複数の凸部の空乏化電位を変化させることにより、前記複数の凸部中を転送される前記信号電荷の移動を制御することを特徴とする請求項1~15のいずれか1項に記載の測長素子。
[請求項17]
第1導電型の半導体からなる画素形成層と、
開口部を有し、該開口部の下方の前記画素形成層に受光部の位置を定義するように、前記画素形成層の上方に配置された遮光板と、
前記受光部において、前記画素形成層との接合構造でフォトダイオードを構成するように、前記画素形成層の上部に選択的に配置され、更に、前記受光部の位置から前記遮光板で遮光された複数の位置まで到達するように、前記画素形成層の上部を延在して分岐形状に複数の凸部を構成する、第2導電型の表面埋込領域と、
前記複数の凸部の先端部にそれぞれ接続され、第2導電型で前記表面埋込領域よりも高不純物密度の電荷蓄積領域と、
前記複数の凸部のそれぞれに、前記電荷蓄積領域に隣接して配置され、前記電荷蓄積領域への信号電荷の転送を制御する、複数の転送制御機構と、
前記開口部の下方の一部に一方の端部が配置され、複数に分岐した他方の端部が前記転送制御機構の少なくとも一部まで到達するように、前記表面埋込領域の上部の一部に配置された、第2導電型で前記表面埋込領域よりも高不純物密度で、前記電荷蓄積領域よりも低不純物密度のガイド領域と、
を備える画素を複数個半導体チップ上に配列したことを特徴とする固体撮像装置。
[請求項18]
前記画素のそれぞれにおいて、前記表面埋込領域の前記受光部の位置から前記分岐形状の位置に至るまでの幹経路の途中に、該幹経路の長手方向に直交する方向に突出する新たな凸部を更に設け、
該新たな凸部の先端に、第2導電型で前記表面埋込領域よりも高不純物密度の排出ドレイン領域を接続したことを特徴とする請求項17に記載の固体撮像装置。
[請求項19]
前記画素のそれぞれにおいて、前記表面埋込領域の外形又は該外形の包絡線の形状が、前記受光部の位置において、平面パターン上、前記ガイド領域の周囲を囲むように台形、放物曲線、逆U字型、若しくは逆V字型をなすように、前記信号電荷の輸送方向に垂直方向に測った幅が次第に広くなることを特徴とする請求項17又は18に記載の固体撮像装置。
[請求項20]
第1導電型の半導体からなる画素形成層と、
複数の開口部を有し、該複数の開口部の下方の前記画素形成層にそれぞれ受光部の位置を定義するように、前記画素形成層の上方に配置された遮光板と、
前記遮光板で遮光された位置に複数の凸部を有する電荷変調部配置領域を配置し、該電荷変調部配置領域の両端部から前記複数の開口部の数に対応した数の受光端部を前記複数の開口部に向かって突出させ、それぞれの前記受光端部の占有領域が前記複数の開口部のそれぞれの面積がカバーできる大きさに設定され、前記受光部のそれぞれにおいて、前記画素形成層との接合構造でそれぞれフォトダイオードを構成するように、前記画素形成層の上部に埋め込まれた第2導電型の表面埋込領域と、
前記複数の凸部の先端部にそれぞれ接続され、第2導電型で前記表面埋込領域よりも高不純物密度の電荷蓄積領域と、
前記複数の凸部のそれぞれに、前記電荷蓄積領域に隣接して配置され、前記電荷蓄積領域への信号電荷の転送を制御する、複数の転送制御機構と、
前記複数の開口部の数に対応した数の分岐端部を有し、前記電荷変調部配置領域の上となる前記遮光板で遮光された位置から前記複数の開口部の下方にそれぞれの分岐端部の先端部分が配置された、第2導電型で前記表面埋込領域よりも高不純物密度で、前記電荷蓄積領域よりも低不純物密度のガイド領域と、
を備える画素を複数個半導体チップ上に配列したことを特徴とする固体撮像装置。
[請求項21]
前記画素のそれぞれにおいて、前記表面埋込領域の前記両端部側に前記電荷変調部配置領域の長手方向に直交する方向に突出する新たな凸部を更にそれぞれ設け、
該新たな凸部の先端のそれぞれに、第2導電型で前記表面埋込領域よりも高不純物密度の排出ドレイン領域を接続したことを特徴とする請求項20に記載の固体撮像装置。
[請求項22]
第1導電型の半導体からなる画素形成層と、
前記画素形成層によって定義される画素領域の周辺に複数の開口部を有し、該複数の開口部の下方の前記画素形成層にそれぞれ受光部の位置を定義するように、前記画素形成層の上方に配置された遮光板と、
前記遮光板で遮光された前記画素領域の中央の位置に複数の凸部を有する電荷変調部配置領域を配置し、該電荷変調部配置領域から前記複数の開口部の数に対応した数の受光端部を前記複数の開口部に向かって放射状に突出させ、それぞれの前記受光端部の占有領域が前記複数の開口部のそれぞれの面積がカバーできる大きさに設定され、前記受光部のそれぞれにおいて、前記画素形成層との接合構造でそれぞれフォトダイオードを構成するように、前記画素形成層の上部に埋め込まれた第2導電型の表面埋込領域と、
前記複数の凸部の先端部にそれぞれ接続され、第2導電型で前記表面埋込領域よりも高不純物密度の電荷蓄積領域と、
前記複数の凸部のそれぞれに、前記電荷蓄積領域に隣接して配置され、前記電荷蓄積領域への信号電荷の転送を制御する、複数の転送制御機構と、
前記複数の開口部の数に対応した数の分岐端部を有し、前記電荷変調部配置領域の上となる前記遮光板で遮光された位置から前記複数の開口部の下方に放射状にそれぞれの分岐端部の先端部分が向かった、第2導電型で前記表面埋込領域よりも高不純物密度で、前記電荷蓄積領域よりも低不純物密度のガイド領域と、
を備える画素を複数個半導体チップ上に配列したことを特徴とする固体撮像装置。
[請求項23]
前記画素のそれぞれにおいて、前記表面埋込領域の前記放射状に突出した箇所の前記受光端部に近い側に、前記放射状方向に直交する方向に突出する新たな凸部を更にそれぞれ設け、
該新たな凸部の先端のそれぞれに、第2導電型で前記表面埋込領域よりも高不純物密度の排出ドレイン領域を接続したことを特徴とする請求項22に記載の固体撮像装置。
[請求項24]
前記画素のそれぞれにおいて、前記排出ドレイン領域に隣接して配置され、前記新たな凸部を経由した前記排出ドレイン領域への電荷の排出を制御する排出制御機構を更に備えることを特徴とする請求項18,21又は23に記載の固体撮像装置。
[請求項25]
前記画素のそれぞれにおいて、前記複数の転送制御機構のそれぞれが、
前記複数の凸部のそれぞれの上に設けられたゲート絶縁膜と、
該ゲート絶縁膜の上にそれぞれ設けられた転送ゲート電極と、
を備え、該転送ゲート電極に印加されるそれぞれの電圧によって、前記複数の凸部のそれぞれに定義される転送路の電位を制御し、前記信号電荷の前記複数の電荷蓄積領域への移動をそれぞれ制御することを特徴とする請求項18~24のいずれか1項に記載の固体撮像装置。
[請求項26]
前記画素のそれぞれにおいて、前記複数の転送制御機構のそれぞれが、
前記信号電荷の転送方向と直交する方向に沿って、平面パターン上、前記複数の凸部のそれぞれを挟むように前記画素形成層上に絶縁膜を介して配列された一対の電界制御電極と、
を備え、それぞれの電界制御電極に互いに異なる電界制御電圧を印加し、前記複数の凸部の空乏化電位を変化させることにより、前記複数の凸部中を転送される前記信号電荷の移動を制御することを特徴とする請求項18~25のいずれか1項に記載の固体撮像装置。
  • Applicant
  • ※All designated countries except for US in the data before July 2012
  • NATIONAL UNIVERSITY CORPORATION SHIZUOKA UNIVERSITY
  • Inventor
  • KAWAHITO, Shoji
IPC(International Patent Classification)
Specified countries National States: AE AG AL AM AO AT AU AZ BA BB BG BH BN BR BW BY BZ CA CH CL CN CO CR CU CZ DE DK DM DO DZ EC EE EG ES FI GB GD GE GH GM GT HN HR HU ID IL IN IR IS JP KE KG KN KP KR KZ LA LC LK LR LS LU LY MA MD ME MG MK MN MW MX MY MZ NA NG NI NO NZ OM PA PE PG PH PL PT QA RO RS RU RW SA SC SD SE SG SK SL SM ST SV SY TH TJ TM TN TR TT TZ UA UG US UZ VC VN ZA ZM ZW
ARIPO: BW GH GM KE LR LS MW MZ NA RW SD SL SZ TZ UG ZM ZW
EAPO: AM AZ BY KG KZ RU TJ TM
EPO: AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR
OAPI: BF BJ CF CG CI CM GA GN GQ GW KM ML MR NE SN ST TD TG
Please contact us by E-mail or facsimile if you have any interests on this patent.

PAGE TOP

close
close
close
close
close
close