Top > Search of International Patents > MODULATION CIRCUIT, CONTROL CIRCUIT, INFORMATION PROCESSING DEVICE, AND INTEGRATION METHOD

MODULATION CIRCUIT, CONTROL CIRCUIT, INFORMATION PROCESSING DEVICE, AND INTEGRATION METHOD

Foreign code F180009583
File No. (E128P01)
Posted date Nov 6, 2018
Country WIPO
International application number 2018JP008105
International publication number WO 2018159832
Date of international filing Mar 2, 2018
Date of international publication Sep 7, 2018
Priority data
  • P2017-040378 (Mar 3, 2017) JP
Title MODULATION CIRCUIT, CONTROL CIRCUIT, INFORMATION PROCESSING DEVICE, AND INTEGRATION METHOD
Abstract A modulation circuit comprising a ring circuit having a first contact, a second contact, a third contact, and a fourth contact, wherein a first resonator circuit is connected to the first contact and the third contact, and a second resonator circuit is connected to the second contact and the fourth contact. The coupling state of the first resonator circuit and the second resonator circuit is varied on the basis of a first phase expressed by the time integral of a potential at the first contact, a second phase expressed by the time integral of a potential at the second contact, a third phase expressed by the time integral of a potential at the third contact, and a fourth phase expressed by the time integral of a potential at the fourth contact.
Outline of related art and contending technology BACKGROUND ART
Researches and development of a quantum computer has been performed.
In this regard, the quantum computer using superconducting qubit in the quantum-bit gate operation 2 has been known a method (Patent Document 1, reference 2).
Scope of claims (In Japanese)請求の範囲
[請求項1]
 第1接点と、第2接点と、第3接点と、第4接点とを有し、前記第1接点と前記第3接点とに第1共振回路が接続され、前記第2接点と前記第4接点とに第2共振回路が接続された環状回路であって、
 前記第1接点における電位の時間積分によって表される位相である第1位相と、前記第2接点における電位の時間積分によって表される位相である第2位相と、前記第3接点における電位の時間積分によって表される位相である第3位相と、前記第4接点における電位の時間積分によって表される位相である第4位相とに基づいて、前記第1共振回路と前記第2共振回路との結合状態を変化させる、
 変調回路。
[請求項2]
 前記第1位相と、前記第2位相と、前記第3位相と、前記第4位相とに基づいて、前記結合状態を、前記第1共振回路と前記第2共振回路とが結合していない状態と、前記第1共振回路と前記第2共振回路とが結合している状態とのいずれかに変化させる、
 請求項1に記載の変調回路。
[請求項3]
 前記第1共振回路と前記第2共振回路とのそれぞれに交流電圧を供給する電源により前記第1共振回路と前記第2共振回路とのそれぞれへの前記交流電圧の供給が開始された場合、前記結合状態を前記第1共振回路と前記第2共振回路とが結合している状態に変化させ、前記電源により前記第1共振回路と前記第2共振回路とのそれぞれへの前記交流電圧の供給が停止された場合、前記結合状態を前記第1共振回路と前記第2共振回路とが結合していない状態に変化させる、
 請求項1又は2に記載の変調回路。
[請求項4]
 前記第1接点と前記第2接点との間に位置する0接合の第1ジョセフソン接合素子を備えた、
 請求項1から3のうちいずれか一項に記載の変調回路。
[請求項5]
 前記第2接点と前記第3接点との間に位置する0接合の第2ジョセフソン接合素子を備えた、
 請求項1から4のうちいずれか一項に記載の変調回路。
[請求項6]
 前記第3接点と前記第4接点との間に位置するπ接合の第3ジョセフソン接合素子を備えた、
 請求項1から5のうちいずれか一項に記載の変調回路。
[請求項7]
 前記第4接点と前記第1接点との間に位置するπ接合の第4ジョセフソン接合素子を備えた、
 請求項1から6のうちいずれか一項に記載の変調回路。
[請求項8]
 前記第1共振回路と前記第2共振回路のうちの少なくとも一方が、ジョセフソン接合素子を含む量子ビット回路である、
 請求項1から7のうちいずれか一項に記載の変調回路。
[請求項9]
 前記第1共振回路と前記第2共振回路のうちのいずれか一方が、ジョセフソン接合素子を含む量子ビット回路である、
 請求項8に記載の変調回路。
[請求項10]
 前記第1共振回路と前記第2共振回路のうち前記量子ビット回路と異なる共振回路が、前記量子ビット回路の量子状態を読み出す読出回路を備える、
 請求項9に記載の変調回路。
[請求項11]
 請求項1から10のうちいずれか一項に記載の変調回路と、
 前記第1共振回路と、
 前記第2共振回路と、
 前記第1共振回路と前記第2共振回路とのそれぞれに交流電圧を供給する電源と、
 を備える制御回路。
[請求項12]
 前記電源が供給する交流電圧の周波数は、前記第1共振回路と前記第2共振回路とのうち少なくとも一方の共振周波数である、
 請求項11に記載の制御回路。
[請求項13]
 前記電源により前記第1共振回路と前記第2共振回路とのそれぞれへの前記交流電圧の供給が開始された場合、前記第1共振回路の量子状態の変化に応じて前記第2共振回路の量子状態が変化する、
 請求項11又は12に記載の制御回路。
[請求項14]
 前記第2共振回路の量子状態の変化は、前記第1位相と、前記第2位相と、前記第3位相と、前記第4位相と、前記第1共振回路の量子状態の変化とに応じた変化である、
 請求項13に記載の制御回路。
[請求項15]
 前記電源により前記第1共振回路と前記第2共振回路とのそれぞれへの前記交流電圧の供給が停止された場合、前記第1共振回路の量子状態と、前記第2共振回路の量子状態とが独立に変化する、
 請求項11から14のうちいずれか一項に記載の制御回路。
[請求項16]
 請求項1から10のうちいずれか一項に記載の変調回路を備える、
 情報処理装置。
[請求項17]
 請求項11から15のうちいずれか一項に記載の制御回路を備える、
 情報処理装置。
[請求項18]
 請求項1から10のうちいずれか一項に記載の変調回路を介して複数の前記第1共振回路と複数の前記第2共振回路とを交互に接続し、前記第1共振回路と前記第2共振回路とを二次元的又は三次元的に集積する、
 集積方法。
  • Applicant
  • ※All designated countries except for US in the data before July 2012
  • JAPAN SCIENCE AND TECHNOLOGY AGENCY
  • Inventor
  • NAKAMURA Yasunobu
  • BILLANGEON Pierre-Marie
IPC(International Patent Classification)
Specified countries National States: AE AG AL AM AO AT AU AZ BA BB BG BH BN BR BW BY BZ CA CH CL CN CO CR CU CZ DE DJ DK DM DO DZ EC EE EG ES FI GB GD GE GH GM GT HN HR HU ID IL IN IR IS JO JP KE KG KH KN KP KR KW KZ LA LC LK LR LS LU LY MA MD ME MG MK MN MW MX MY MZ NA NG NI NO NZ OM PA PE PG PH PL PT QA RO RS RU RW SA SC SD SE SG SK SL SM ST SV SY TH TJ TM TN TR TT TZ UA UG US UZ VC VN ZA ZM ZW
ARIPO: BW GH GM KE LR LS MW MZ NA RW SD SL SZ TZ UG ZM ZW
EAPO: AM AZ BY KG KZ RU TJ TM
EPO: AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR
OAPI: BF BJ CF CG CI CM GA GN GQ GW KM ML MR NE SN ST TD TG
Please contact us by E-mail or facsimile if you have any interests on this patent.

PAGE TOP

close
close
close
close
close
close