Top > Search of Japanese Patents > MOS FIELD EFFECT TRANSISTOR TYPE QUANTUM DOT LIGHT-EMITTING ELEMENT AND LIGHT-RECEIVING ELEMENT, PHOTOELECTRON INTEGRATED CHIP USING THE SAME, AND DATA PROCESSOR

MOS FIELD EFFECT TRANSISTOR TYPE QUANTUM DOT LIGHT-EMITTING ELEMENT AND LIGHT-RECEIVING ELEMENT, PHOTOELECTRON INTEGRATED CHIP USING THE SAME, AND DATA PROCESSOR

Patent code P05P003814
Posted date Mar 3, 2006
Application number P2004-207620
Publication number P2006-032564A
Patent number P4517144
Date of filing Jul 14, 2004
Date of publication of application Feb 2, 2006
Date of registration May 28, 2010
Inventor
  • (In Japanese)宮崎 誠一
  • (In Japanese)東 清一郎
Applicant
  • (In Japanese)国立大学法人広島大学
Title MOS FIELD EFFECT TRANSISTOR TYPE QUANTUM DOT LIGHT-EMITTING ELEMENT AND LIGHT-RECEIVING ELEMENT, PHOTOELECTRON INTEGRATED CHIP USING THE SAME, AND DATA PROCESSOR
Abstract PROBLEM TO BE SOLVED: To provide MOS field effect transistor type quantum dot light-emitting element and light-receiving element, manufacturing method of the MOS field effect transistor type quantum dot light-emitting element, and photoelectron integrated chip that utilizes the light-receiving/emitting element, as well as data processor.
SOLUTION: The MOS field effect transistor type quantum dot light-emitting element comprises a semiconductor substrate, a tunnel SiO2 layer formed on the semiconductor substrate, a quantum dot which includes Ge nucleus within Si shell formed on the tunnel SiO2 layer, a control SiO2 layer formed on the quantum dot and tunnel SiO2 layer, and a gate electrode layer formed on the control SiO2 layer. The MOS field effect transistor type quantum dot light-emitting element comprises a semiconductor substrate, a gate SiO2 layer formed on the semiconductor substrate, and a laminated gate electrode layer formed on the gate SiO2 layer, in which a dope Si layer, Ge layer, and dope Si layer are laminated sequentially.
Outline of related art and contending technology (In Japanese)


半導体集積回路は、半導体基板上に形成された多数のトランジスタやメモリセルから構成され、情報処理の高性能化のため回路の微細化および高集積化が進んでいる。また、半導体チップ内に共有メモリを設け、共有メモリを介して複数のプロセッサやCPU間でデータを共有し、同時進行でデータを処理する情報処理の高性能化が進んでいる。



一方、これらの情報処理の高性能化に伴い、回路の微細化および高集積化による回路内の配線の微細化が進み、それに伴いチップ内の離れた位置の回路間を接続するグローバル配線や、チップとチップをつなぐチップ間配線等のため配線距離が長くなり、配線による信号伝達の遅延が問題になっている。



この配線による信号伝達の遅延問題に対し、電気的信号伝達に代えて光を用いて信号伝達をおこなう方法(光配線又は光通信による方法)が提案されている。例えば、特許文献1に、GaAs等の化合物半導体を利用して光配線又は光通信を実現する方法が提案されている。また、特許文献2には、Ge又はGe-Si合金からなる量子ドットを利用して光配線又は光通信を実現する方法が提案されている。
【特許文献1】
特開2000-332229号公報
【特許文献1】
特開平6-326359号公報

Field of industrial application (In Japanese)


本発明は、光配線又は光通信を利用したMOS電界効果トランジスタ型量子ドット発光素子および受光素子、光電子集積チップ、データ処理装置およびMOS電界効果トランジスタ型量子ドット発光素子の製造方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
半導体基板上にトンネルSiO2層を形成する工程、該トンネルSiO2層上に金属Siが島状に分散したSiアイランドを形成する工程、該Siアイランド上に選択的にGe核を形成する工程、該Siアイランド上に前記Ge核を含んで金属Siを積層させてSi殻内にGe核を内包した量子ドットを形成する工程、該量子ドットを含みトンネルSiO2層を覆うコントロ-ルSiO2層を形成する工程、および、該コントロ-ルSiO2層に重ねてゲート電極層を形成する工程を順次行うMOS電界効果トランジスタ型量子ドット発光素子の製造方法。

【請求項2】
 
Si殻内にGe核を内包した量子ドットを形成するに先立ち、トンネルSiO2層の表面層をOH結合で終端されたトンネルSiO2層に改質することを特徴とする請求項1に記載のMOS電界効果トランジスタ型量子ドット発光素子の製造方法。

【請求項3】
 
量子ドットを含みトンネルSiO2層を覆うコントロ-ルSiO2層を形成するに先立ち、量子ドット表面に酸化薄膜を形成することを特徴とする請求項1に記載のMOS電界効果トランジスタ型量子ドット発光素子の製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2004207620thum.jpg
State of application right Registered


PAGE TOP

close
close
close
close
close
close
close