Top > Search of Japanese Patents > QUANTUM SEMICONDUCTOR DEVICE AND ITS FABRICATION PROCESS

QUANTUM SEMICONDUCTOR DEVICE AND ITS FABRICATION PROCESS

Patent code P06A009651
Posted date Feb 16, 2007
Application number P2004-244210
Publication number P2006-066463A
Patent number P4500963
Date of filing Aug 24, 2004
Date of publication of application Mar 9, 2006
Date of registration Apr 30, 2010
Inventor
  • (In Japanese)山口 浩一
Applicant
  • (In Japanese)国立大学法人電気通信大学
Title QUANTUM SEMICONDUCTOR DEVICE AND ITS FABRICATION PROCESS
Abstract PROBLEM TO BE SOLVED: To provide a quantum semiconductor device in which carriers can be injected or taken out locally for individual quantum dots.
SOLUTION: The quantum semiconductor device comprises a semiconductor substrate (11), a first quantum dot (13) located on the semiconductor substrate, a first semiconductor crystal layer (14) for burying the first quantum dot, a second quantum dot (15) for contact located on the first semiconductor crystal layer, a second semiconductor crystal layer (16) for burying the second quantum dot, and a nano-hole electrode (18) which is formed in a self-formation nano-hole (17) being connected with the second quantum dot in the second semiconductor crystal layer.
Outline of related art and contending technology (In Japanese)


近年、量子ドットの光電子デバイスへの適用が注目を集め、種々の研究、開発がなされている。3次元的なキャリアの閉じ込め構造である量子ドットは、キャリアの一次元的な閉じ込めである量子井戸構造や、二次元的な閉じ込めである量子細線構造と比較して、キャリアのエネルギスペクトルが非常に鋭く、離散的になる。室温においても、キャリアの遷移が量子準位間で不連続に生じ、鋭い発光スペクトルを得ることができる。



量子ドットの形成には、ヘテロエピタキシャル成長の初期に出現するいわゆるS-K(Stranski-Krastanov)モード成長を利用する方法が、一般的に採用されている。この方法では、ヘテロ界面に生じる歪エネルギを利用するため、リソグラフィやエッチングなどのようなバルク材料の加工を必要せず、簡単なプロセスで量子ドットが自己形成される。たとえば、GaAs基板上に、格子定数の大きく異なるInGaAs層を数分子層成長させることによって、直径30~40nm程度のInGaAsのドットを自己形成することができる。



量子ドットは、そのエネルギ効率や温度安定性の面から、種々のデバイスへの適用が試みられている。代表的な適用例として、量子ドットアレイを活性層に利用した量子ドットレーザがある。このようなデバイスの実用化を図るため、結晶成長温度の低温化と引っ張り歪量の制御を組み合わせることによって、実用的な量子効果が得られる程度に十分に小さな量子ドットを形成する手法が提案されている(たとえば、特許文献1参照)。



また、量子ドットを、量子井戸型半導体レーザの電子通過制限フィルタとして用いる例も、提案されている(たとえば、特許文献2参照)。
【特許文献1】
特許第2980175号公報
【特許文献2】
特開平10-190121号公報

Field of industrial application (In Japanese)


本発明は、量子ドット構造を有する量子半導体装置に関し、特に、個別の量子ドットに対する局所的なキャリアの注入、取り出しを行うことのできる量子半導体装置と、その製造方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
半導体基板と、
前記半導体基板上に位置する第1の量子ドットと、
前記第1の量子ドットを埋め込む第1の半導体結晶層と、
前記第1の半導体結晶層上に位置するコンタクト用の第2の量子ドットと、
前記第2の量子ドットを埋め込む第2の半導体結晶層と、
前記第2の半導体結晶層において、前記第2の量子ドットに接続する自己形成ナノホール内に形成されるナノホール電極と
を有することを特徴とする量子半導体装置。

【請求項2】
 
前記ナノホール電極の直径は、20~30nmであることを特徴とする請求項1に記載の量子半導体装置。

【請求項3】
 
前記第2の半導体結晶層の膜厚は、8~15nmであることを特徴とする請求項1に記載の量子半導体装置。

【請求項4】
 
前記第1および第2の量子ドットはInAsであり、前記第1および第2の半導体結晶層はGaAsであることを特徴とする請求項1~3のいずれかに記載の量子半導体装置。

【請求項5】
 
半導体基板上に、第1の量子ドットと、前記第1の量子ドットを埋め込む第1の半導体結晶層を形成するステップと、
前記第1の半導体結晶層上に、コンタクト用の第2の量子ドットと、第2の量子ドットを埋め込む第2の半導体結晶層を形成するステップと、
前記第2の半導体結晶層を所定の条件でアニールして、前記第2の量子ドットの直上にのみナノホールを自己形成するステップと、
前記ナノホールを導電体で埋め込むステップと
を含むことを特徴とする量子半導体装置の製造方法。

【請求項6】
 
前記アニールは、基板温度450~550℃で、3~10分間行うことを特徴とする請求項5に記載の量子半導体装置の製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2004244210thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent


PAGE TOP

close
close
close
close
close
close
close