Top > Search of Japanese Patents > IMAGE SENSOR HAVING DIGITAL NOISE CANCELLATION FUNCTION

IMAGE SENSOR HAVING DIGITAL NOISE CANCELLATION FUNCTION

Patent code P07A009885
File No. ShIP‐P04902
Posted date May 25, 2007
Application number P2004-201658
Publication number P2006-025189A
Patent number P4366501
Date of filing Jul 8, 2004
Date of publication of application Jan 26, 2006
Date of registration Sep 4, 2009
Inventor
  • (In Japanese)川人 祥二
Applicant
  • (In Japanese)国立大学法人静岡大学
Title IMAGE SENSOR HAVING DIGITAL NOISE CANCELLATION FUNCTION
Abstract PROBLEM TO BE SOLVED: To integrate each of A/D (Analog/Digital) converters into the column of a CMOS (Complementary Metal Oxide Semiconductor) image sensor; to provide a digital output, and to enable a high-resolution A/D conversion and a low-noise image sensor signal reading.
SOLUTION: The A/D converters (2), each applies the A/D conversion to a signal level and a reset level from the pixel sections (1) of image arrays. The signal level is stored on a first register (3) and the reset level is stored on a second register (3'). An adder (4) obtains a difference with the respective level signals left as the digital signals. Obtaining the level signal difference in a digital region enables a highly accurate fixed pattern noise removal ability and signal reading at a low random noise, and the high-resolution A/D conversion.
Outline of related art and contending technology (In Japanese)


カラムにおいてA/D変換を行う従来技術としては、以下の文献に記載がある。
[1] 特許第2532374号
[2] A. Simoni, A. Sartori, M. Gottaidi, A. Zorat, "A digital vision sensor", "Sensors and Actuators", A46-47, pp. 439-443, 1995.
[3] T. Sugiki, S. Ohsawa, H. Miura, M. Sasaki, N. Nakamura, I. Inoue, M. Hoshino, Y. Tomizawa, T. Arakawa, "A 60mW 10b CMOS image sensor with column-to-column FPN reduction", "Dig. Tech. Papers, Int. Solid-State Circuits Conf.", pp.108-109,2000.
[4] B. Mansoorian, H.Y. Yee, S. Huang, E. Fossum, "A 250mW 60frames/s 1280x 720 pixel 9b CMOS digital image sensor", "Dig. Tech. Papers, Int. Solid-State Circuits Conf.", pp.312-313,1999.
[5] S. Decker, R. D. McGrath, K. Bremer, C. G. Sodini, "A 256 x 256 CMOS imaging array with wide dynamic range pixels and column-parallel digital output", "IEEE J. Solid-State Circuits", vol. 33, no. 12, Dec. 1998.
[6]特開平10-191169号公報



上記[1]は、ランプ信号発生器、比較器、レジスタを用いた8-bitの積分型A/D変換器要素をカラムに集積化するものである。同様なものが[2]にも報告されている。また[3]は、同様に積分型A/D変換器要素をカラムに集積化するものであるが、精度向上した比較器を用いて10bitを実現している。これら積分型A/D変換器は、変換時間が長く、特に分解能をあげようとすると指数関数的に変換時間が長くなるので、そのままではこれ以上の分解能の実現は困難である。しかし、線形性に優れる利点がある。
また、[4]は、キャパシタを用いた逐次比較型A/D変換器をカラムに並べて動作させるもので、高速なA/D変換が可能であるため、高フレームレート、多画素数のイメージセンサに適している。しかし、これも実際の精度としては、8bit程度にとどまっている。
また、[5]は2段の巡回型A/D変換器要素をカラムに並べて動作させるもので、これも高速A/D変換に適している。これはイメージセンサのカラムでまずノイズキャンセルを行い、サンプル&ホールドされた信号に対して、A/D変換を行うものであって、そのランダムノイズは、サンプル&ホールド回路の以前の回路要素が発生するノイズで決まる。また、固定パターン雑音除去能力も、ノイズキャンセル回路の性能に依存している。
[6]は、CCDイメージセンサ出力のフィードスルーレベルと信号レベルのそれぞれに対してA/D変換を行いディジタル領域で差分を求めることでリセットノイズをキャンセルするものである。しかしながら、CCDイメージセンサの場合、信号周波数が非常に高く、外部の負荷を駆動するために、イメージセンサ出力の最終段ではソースフォロワを2段または3段カスケード接続する必要がある。ソースフォロワのようなゲインが1以下の回路を縦続接続すると、ノイズが増える。また、信号周波数が高いことから、フィードスルーレベルと信号レベルに対する回路の応答が一致せず、正確なノイズキャンセルがしにくくなり、ノイズが増大する。また、高速な信号読み出しを行うためには、非常に高速のA/D変換器が必要になるが、高速かつ低雑音・高精度のA/D変換器は実現が困難であるとともに、消費電力が増大する。
なお、これら以外に、画素内にA/D変換要素をもつイメージセンサが幾つか報告されているが、本発明と直接関係しないため割愛する。



【特許文献1】
特許第2532374号
【特許文献2】
特開平10-191169号公報
【非特許文献1】
A. Simoni, A. Sartori, M. Gottaidi, A. Zorat, "A digital vision sensor", "Sensors and Actuators", A46-47, pp. 439-443, 1995.
【非特許文献2】
T. Sugiki, S. Ohsawa, H. Miura, M. Sasaki, N. Nakamura, I. Inoue, M. Hoshino, Y. Tomizawa, T. Arakawa, "A 60mW 10b CMOS image sensor with column-to-column FPN reduction", "Dig. Tech. Papers, Int. Solid-State Circuits Conf.", pp.108-109,2000.
【非特許文献3】
B. Mansoorian, H.Y. Yee, S. Huang, E. Fossum,"A 250mW 60frames/s 1280x 720 pixel 9b CMOS digital image sensor", "Dig. Tech. Papers, Int. Solid-State Circuits Conf.", pp.312-313,1999.
【非特許文献4】
S. Decker, R. D. McGrath, K. Bremer, C. G. Sodini, "A 256 x 256 CMOS imaging array with wide dynamic range pixels and column-parallel digital output", " IEEE J. Solid-State Circuits", vol. 33, no. 12, Dec. 1998.

Field of industrial application (In Japanese)


本発明は、イメージセンサ特にCMOSイメージセンサのカラムにA/D変換器を集積化し、ディジタル出力とするとともに、高分解能のA/D変換及び低雑音のイメージセンサ信号読み出しを可能にする技術に関する。

Scope of claims (In Japanese)
【請求項1】
 
光信号を電荷に変換する手段(PD)と、この電荷を与えられて電位が変化する信号電荷検出手段(FD)と、前記信号電荷検出手段(FD)がゲートに接続された電界効果トランジスタからなるバッファ(BF)とを備え、前記電界効果トランジスタのソースに流れる電流によってゲートの電位に依存した信号を読み出すとともに、前記信号電荷検出手段(FD)に蓄えられた信号電荷をリセットする手段(G2)とからなる画素(1)を、2次元のアレイ状に配置してなり、そのアレイに対し、ノイズを含む第1の入力レベルと前記ノイズと相関を持つノイズ及び有意な信号成分を含む第2の入力レベルを交互に出力させる走査信号発生手段(7)を備える撮像回路と、前記撮像回路にカラム毎に設けられ、前記撮像回路の出力に対して信号処理を行なうための、A/D変換器(2)と、前記第1の入力レベルに対してA/D変換を行った結果をディジタル記憶する第1のレジスタ(3)と、前記第2の入力レベルに対してA/D変換を行った結果をディジタル記憶する第2のレジスタ(3')と、前記第1のレジスタ(3)と前記第2のレジスタ(3')とに格納された値の差を求める加算器(4)とを備えてなり、前記第1のレジスタ(3)、前記第2のレジスタ(3') 及び前記加算器(4)は前記カラム毎に設けられるA/D変換回路とからなるディジタルノイズキャンセル機能をもつイメージセンサ。

【請求項2】
 
前記撮像回路の走査信号発生手段(7)は、前記第1の入力レベルと前記第2の入力レベルとを交互に1行の単位で出力させるものであり、前記A/D変換回路前記画素(1)の群からの前記第1の入力レベルと前記第2の入力レベルとを1行の単位で並列に受け取り、1行分の画素信号に対してA/D変換を並行して行うものである請求項1記載のイメージセンサ。

【請求項3】
 
前記A/D変換器は、1サイクルあたりNビットのA/D変換を行う回路要素と、その結果に基づくD/A変換値を入力から引いて増幅する増幅機能付きD/A変換器とを備え、前記増幅機能付きD/A変換器の出力を、前記A/D変換を行う回路要素の入力に与えて巡回させることで多ビットのA/D変換を行うことを特徴とする請求項1記載のイメージセンサ。

【請求項4】
 
前記A/D変換器は、1サイクルあたり、1,0,-1の3値にA/D変換を行う回路要素と、その結果に基づくD/A変換値を入力から引いて2倍に増幅する増幅機能付きD/A変換器とを備え、前記増幅機能付きD/A変換器は、第1と第2のキャパシタを、入力信号サンプル時には、反転増幅回路の入力と入力端子との間に接続し、その後、前記第1のキャパシタをD/A変換器の出力と前記反転増幅回路の入力とに接続し、前記第2のキャパシタを、前記反転増幅回路の入力と出力の間に接続するように構成されており、巡回型の多ビットのA/D変換を行うことを特徴とする請求項1記載のイメージセンサ。

【請求項5】
 
前記A/D変換回路は、前記第1の入力レベルと前記第2の入力レベルのそれぞれに対してNN(NNは2以上の整数)回のA/D変換を行って、前記第1の入力レベル、前記第2の入力レベルそれぞれに対するNN回のA/D変換値をディジタル領域で加算し、その両者の差を求めることでさらにノイズ低減を図ることを特徴とする請求項1記載のイメージセンサ。

【請求項6】
 
前記A/D変換回路は、前記第1の入力レベルと前記第2の入力レベルのそれぞれに対して2×NN(NNは1以上の整数)回のA/D変換を行って、それらの2×NN回のA/D変換値をディジタル領域で加算し、その両者の差を求めるものであって、かつ、前記増幅機能付D/A変換の第1のキャパシタと第2のキャパシタを、加算の奇数回目と偶数回目とで入れ替えることで、キャパシタのばらつきに起因する誤差を低減し、A/D変換の精度を高めたことを特徴とする請求項1記載のイメージセンサ。

【請求項7】
 
前記A/D変換回路は、ランプ信号発生器と比較器とカウンタと制御回路とラッチ回路とを具備する積分型A/D変換回路であって、前記ランプ信号発生器は前記第1の入力レベルに対しては小振幅のランプ信号を発生し、前記第2の入力レベルに対しては大振幅のランプ信号を発生することを特徴とする請求項1記載のイメージセンサ。

【請求項8】
 
さらに、前記撮像回路と前記A/D変換回路との間に、1以上の利得をもつ前置増幅器を備え、該前置増幅器により入力信号を増幅後、前記第1の入力レベル及び前記第2の入力レベルのそれぞれに対してA/D変換を行い、かつ、ディジタル領域で差を求めることを特徴とする請求項1記載のイメージセンサ。

【請求項9】
 
前記前置増幅器は、反転増幅器(10)と、該反転増幅器の入力と信号入力端子との間に接続される第3のキャパシタ(CA1)と、前記反転増幅器の入力と、参照電圧または前記反転増幅器の出力に切換接続される第4のキャパシタ(CA2)と、該第4のキャパシタの接続切換を行うトランジスタスイッチとを備え、信号入力端子に出力の動作基準電圧を定めるための電圧が与えられるときに、前記第4のキャパシタの接続を参照電圧側に切換えて該キャパシタに電圧を記憶し、その後、前記第4のキャパシタの接続を出力側に切換え、前記前置増幅器の入力に順次前記第1の入力レベルと前記第2の入力レベルを与え、これによる前記前置増幅器のそれぞれの出力に対して、A/D変換を行って記憶し、ディジタル領域で差分を求めることを特徴とする請求項8記載のイメージセンサ。

【請求項10】
 
前記前置増幅器に設けられたキャパシタのスイッチング動作を、入力信号の1フレームの先頭でのみ1回行い、画素部の前記第1の入力レベルと前記第2の入力レベルの読み出しの際には、前記前置増幅器のスイッチング動作を行わないようにすることを特徴とする請求項9記載のイメージセンサ。

【請求項11】
 
前記前置増幅器に設けられたキャパシタのスイッチング動作を、入力信号の複数の水平行の読み出し動作毎に1回行い、画素部の前記第1の入力レベルと前記第2の入力レベルの読み出しの際には、前記前置増幅器のスイッチング動作を行わないようにすることを特徴とする請求項9記載のイメージセンサ。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2004201658thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close