Top > Search of Japanese Patents > FORMING METHOD OF FINE PATTERN, AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

FORMING METHOD OF FINE PATTERN, AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

Patent code P07A010322
File No. H13009
Posted date Oct 11, 2007
Application number P2002-239427
Publication number P2004-079847A
Patent number P4037213
Date of filing Aug 20, 2002
Date of publication of application Mar 11, 2004
Date of registration Nov 9, 2007
Inventor
  • (In Japanese)谷脇 雅文
  • (In Japanese)新田 紀子
Applicant
  • (In Japanese)高知県公立大学法人
Title FORMING METHOD OF FINE PATTERN, AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE
Abstract PROBLEM TO BE SOLVED: To form a fine pattern in a semiconductor surface readily at a low cost.
SOLUTION: The method comprises at least a process for selectively irradiating the surface of a single crystalline substrate 1 with a first charged particle as FIB by a focused ion beam (FIB) device 3, and a process for injecting a second charged particle. A fine structure of nano meter level can be readily formed without using an expensive electronic beam aligner, an X-ray aligner or the like. For example, a fine structure of a recessed part of a regular depth of 250nm and a diameter of about 50nm, and a wall separating the recessed parts mutually having a thickness of about 5nm can be prepared readily in the surface of the single crystalline substrate 1.
Outline of related art and contending technology (In Japanese)


現在、半導体集積回路の集積化は進み、リフレッシュ動作が必要な随時書き込み読み出しメモリ(DRAM)等の半導体メモリにおいては、ギガビットレベルの集積密度を有した構造が実現されつつある。ギガビットレベルの集積密度を有する半導体集積回路を製造するためには、半導体集積回路を構成する半導体素子の寸法をナノメータレベルの微細寸法にすることが要求される。また、このような微細加工技術の進歩に伴い、メゾスコピックスケールからアトミックスケールの半導体素子も形成出来るようになり、熱電子放射を用いたトランジスタや、単電子の振る舞いを利用した半導体素子等の量子力学的設計を用いた種々の半導体装置の試作が開始されている。更に、最近は光の波長オーダの周期構造を持つ1次元、2次元、3次元の構造体を構成し、古典光学とは異なる量子光学的現象を得ようとするフォトニック結晶の議論もなされている。



従来、半導体基板の表面に微細パターンを形成するためにはエキシマレーザ光等の短波長の光を用いたフォトリソグラフィ法により微細加工を行っていた。しかし、微細パターンの寸法がナノメータレベル、即ち、光の波長以下になると、光では目的とする微細パターンを露光出来ない。そのため光学的露光法に代わり、電子ビーム露光法やX線露光法が使用されつつある。



また、半導体基板の表面にイオン注入することで、微細パターンを形成する方法がある。本発明者等が室温でガリウム砒素(GaAs)やインジウム燐(InP)等の半導体基板の表面にイオン注入を行った結果、表面から一定の深さで非晶質層と損傷領域が形成されるだけで凹部は形成されなかった。通常、室温等の一定温度以上で、イオン注入された半導体基板の表面は、注入されたエネルギが臨界値以上の範囲の深さまで非晶質化するだけであり、表面に凹部が形成されるような変形はみられない。本発明者等が「特開2001-148354号公報」で提案した方法によれば、単結晶基板を-273℃~-50℃に冷却して、イオン注入を行うと単結晶基板の表面に凹部よりなる微細パターンの形成が可能であることが確認された。

Field of industrial application (In Japanese)


本発明は単結晶基板の表面に微細パターンを形成する方法、及びこれを用いた半導体装置の製造方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
第1の荷電粒子を単結晶基板の表面に選択的に照射して欠陥を形成する工程と、
前記単結晶基板に第2の荷電粒子を注入して点欠陥を生成し、前記欠陥と前記点欠陥を一体化させ、選択的に凹部を成長させる工程
とを含む微細パターンの形成方法。

【請求項2】
 
前記第2の荷電粒子を注入するときの前記単結晶基板の温度は、0K以上で前記単結晶基板を成す物質の融点である絶対温度の1/3以下にすることを特徴とする請求項1記載の微細パターンの形成方法。

【請求項3】
 
前記第1の荷電粒子を集束イオンビームにして前記単結晶基板に照射することを特徴とする請求項1又は2記載の微細パターンの形成方法。

【請求項4】
 
前記欠陥は、前記単結晶基板の表面に形成される窪みであることを特徴とする請求項1~3のいずれか1項に記載の微細パターンの形成方法。

【請求項5】
 
前記欠陥は、前記単結晶基板の内部に形成されるボイドであることを特徴とする請求項1~3のいずれか1項に記載の微細パターンの形成方法。

【請求項6】
 
第1の荷電粒子を第1導電型化合物半導体単結晶基板の表面に選択的に照射する工程と、
前記第1導電型化合物半導体単結晶基板に第2の荷電粒子を注入し、複数の凹部の周期的配列を形成する工程と、
前記複数の凹部の内部に、第2導電型化合物半導体層を埋め込む工程
とを含む半導体装置の製造方法。

【請求項7】
 
前記第2の荷電粒子を注入するときの前記第1導電型化合物半導体単結晶基板の温度は、0K以上で前記第1導電型化合物半導体単結晶基板を成す物質の融点である絶対温度の1/3以下の温度にすることを特徴とする請求項6記載の半導体装置の製造方法。

【請求項8】
 
前記第1の荷電粒子を集束イオンビームにして前記第1導電型化合物半導体単結晶基板に照射することを特徴とする請求項6又は7記載の半導体装置の製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2002239427thum.jpg
State of application right Registered
(In Japanese)ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記「問合せ先」までお問い合わせください。


PAGE TOP

close
close
close
close
close
close
close