Top > Search of Japanese Patents > METHOD FOR FORMING FINE PATTERN AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

METHOD FOR FORMING FINE PATTERN AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE meetings

Patent code P07A010345
File No. H11005
Posted date Oct 11, 2007
Application number P1999-329838
Publication number P2001-148354A
Patent number P4608607
Date of filing Nov 19, 1999
Date of publication of application May 29, 2001
Date of registration Oct 22, 2010
Inventor
  • (In Japanese)谷脇 雅文
  • (In Japanese)新田 紀子
Applicant
  • (In Japanese)高知県公立大学法人
Title METHOD FOR FORMING FINE PATTERN AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE meetings
Abstract PROBLEM TO BE SOLVED: To simply form a fine pattern on the surface of a semiconductor at a low cost.
SOLUTION: The method for forming the fine pattern comprises a step of cooling a single crystal substrate to -50°C to -273°C, a step of implanting charged particles of a dosage of 1×1014 cm-2 to 5×1016 cm-2 at a predetermined acceleration voltage, and a step of returning the substrate to the ambient temperature. Even by using no expensive electron beam exposure unit, an X-ray exposure unit or the like, an ultrafine structure of a nanometer level can be simply formed. For example, the structure having a recess 2 of a depth of 250 nm, a diameter of about 50 nm and a recess 2 having the thickness of a wall isolating the recesses 2 of about 5 nm can be simply formed on the surface of the substrate 1.
Outline of related art and contending technology (In Japanese)


現在半導体集積回路の集積化は進み、DRAM等の半導体メモリにおいては、ギガビットレベルの集積密度を有した構造が実現されつつある。ギガビットレベルの集積密度を有した半導体集積回路を製造するためには、半導体集積回路を構成する半導体素子の寸法は、サブクォーターミクロンから更に微細化されたナノメータレベルの微細寸法が要求されることとなる。また、このような微細加工技術の進歩に伴い、メゾ・スコピックからアトム・スコピックレベルの半導体素子も形成出来るようになり、熱電子放射を用いたトランジスタや、単電子の振る舞いを利用した半導体素子等の量子力学的設計を用いた種々の半導体装置の試作が開始されている。



更に、最近は光の波長オーダの周期構造をを持つ1次元、2次元、3次元の構造体を構成し、古典光学とは異なる量子光学的現象を得ようとするフォトニック結晶の議論もなされている。



従来、半導体表面に微細パターンを形成するためにはフォトリソグラフィー法により微細パターンのマスクを描画し、このマスクを利用して反応性イオンエッチング(RIE)法等により選択的にエッチングする等の高度且つ複雑な微細加工技術を必要としていた。しかし、微細パターンの寸法がナノメータレベル、即ち、光の波長以下になると、光では目的とする微細パターンを露光出来なくなる。このため光学的露光法に代わり、電子ビーム露光法やX線露光法が検討され、使用されつつある。

Field of industrial application (In Japanese)


本発明は化合物半導体表面にナノメータレベルの微細パターンを形成する方法、及びこれを用いた半導体装置の製造方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
単結晶基板に荷電粒子を注入して生成した格子間原子の移動度が、前記注入により生成された原子空孔の移動度よりも大きくなるように、前記単結晶基板を-50℃以下-273℃以上の低温に冷却する工程と、
前記単結晶基板の表面に前記荷電粒子を1×1014cm-2以上5×1016cm-2以下のドーズ量にて、所定の加速電圧で注入する工程と、
前記単結晶基板を室温に戻す工程
を含み、
前記単結晶基板の表面に、それぞれの直径が前記荷電粒子の射影飛程のオーダである複数の凹部からなる蜂の巣構造のパターンを形成することを特徴とする微細パターンの形成方法。

【請求項2】
 
単結晶基板の表面に所定の開口部を有するマスク材を形成する工程と、
前記単結晶基板に荷電粒子を注入して生成した格子間原子の移動度が、前記注入により生成された原子空孔の移動度よりも大きくなるように、前記単結晶基板を-50℃以下-273℃以上の低温に冷却する工程と、
前記マスク材の開口部を介して、前記単結晶基板の表面に前記荷電粒子を1×1014cm-2以上5×1016cm-2以下のドーズ量にて、所定の加速電圧で選択的に注入する工程と、
前記単結晶基板を室温に戻すことにより、前記単結晶基板の表面に、それぞれの直径が前記荷電粒子の射影飛程のオーダである複数の凹部からなる蜂の巣構造のパターンを形成する工程と、
前記複数の凹部の内部にそれぞれエピタキシャル成長する工程
を含むことを特徴とする半導体装置の製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP1999329838thum.jpg
State of application right Registered
(In Japanese)ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記「問合せ先」までお問い合わせください。


PAGE TOP

close
close
close
close
close
close
close