Top > Search of Japanese Patents > SEMICONDUCTOR THIN FILM MANUFACTURING APPARATUS AND METHOD

SEMICONDUCTOR THIN FILM MANUFACTURING APPARATUS AND METHOD meetings

Patent code P07A010393
Posted date Aug 31, 2007
Application number P2005-282958
Publication number P2006-100834A
Patent number P4910124
Date of filing Aug 30, 2005
Date of publication of application Apr 13, 2006
Date of registration Jan 27, 2012
Priority data
  • P2004-253128 (Aug 31, 2004) JP
Inventor
  • (In Japanese)須田 良幸
Applicant
  • (In Japanese)国立大学法人東京農工大学
Title SEMICONDUCTOR THIN FILM MANUFACTURING APPARATUS AND METHOD meetings
Abstract PROBLEM TO BE SOLVED: To provide semiconductor thin film manufacturing apparatus and method for forming a semiconductor single crystal thin film of a high quality group-4 element and a semiconductor polycrystalline thin film, using the advantage of a spattering method equipped with high material utilization efficiency, large area correspondence, and high safety.
SOLUTION: It is important to use mixed sputtering gas of a noble gas and hydrogen, lower the attained lowest pressure of a vacuum vessel to an ultra-high vacuum region that is lower than 1×10-7 Torr, carry out sputtering using a magnetron system, maintain at no discharge of sputtering gas between spatter deposition and spatter deposition, the pressure of a sputter gun including a sputter target to be maintained under 1×10-7 Torr, and always maintain the purity of the sputter target at high purity. Only through the combination of them for allowing them to function complementarily, and always maintaining the purity of the sputter target at high purity, setting the amount of mixing of oxygen into a deposited thin film to be equal to or lower than the limit of detection, suppressing damages and etching effect on the deposited thin film, and can a group-4 system semiconductor crystal which is of high quality of practical level and of high grade be formed.
Outline of related art and contending technology (In Japanese)


IV族系半導体としては、Si、Ge、Cの結晶、およびSi1-xGex、Si1-yCy、Si1-x-yGexCyなどのIV族元素からなる混晶(混合結晶)がある。ここで、x、yは混合される元素の割合で、組成比と呼ばれ、それぞれ、100x、100y%であることを意味する。これらの半導体の薄膜を単結晶基板に形成した場合には、基板全体に渡る1つの大きな単結晶(単一結晶)薄膜に、また、ガラス基板に形成した場合には、基板が非結晶であるため小さな結晶(グレイン)が集まった多結晶薄膜になる。



Si単結晶は現在のLSI(大規模集積回路)を構成する中心的半導体材料である。しかし、半導体の伝導を担うキャリアである電子や正孔の速度がより速いSi1-xGex、Si1-x-yGexCyなどの混晶の単結晶も多く用いられるようになった。ガラスに形成するフラットパネルディスプレイ(FPD)の駆動用のトランジスタおよび周辺回路のトランジスタには多結晶のSi或いは非晶質(アモルファス)のSiが用いられている。このFPDのトランジスタにキャリアの速度の早い多結晶体の混晶を利用することも期待される。



これらの半導体薄膜を形成するために通常用いられる第1の方法は、原料にこれらの元素を含むガスを用いて、このガスを被堆積基板上で熱分解して、その元素を含む半導体薄膜を形成する方法である。例えば、Si薄膜はSiH4を基板上で熱分解することで、また、Si1-xGex薄膜は、SiH4、GeH4のガスを基板上で同時に熱分解することで得られる。このとき、不要のH4=2H2は基板から脱離する。この原理を用いる方法として、化学気相成長(CVD)法やガスソース分子線エピタキシー(GSMBE)法がある。



第2の方法は、固体原料を溶融してその蒸気を被堆積基板に堆積して薄膜を形成する方法である。例えば、Si1-xGex薄膜は固体Siと固体Geを小さなルツボ中で溶融して、ルツボから出る蒸気を同時に被堆積基板に堆積して薄膜を形成する。この原理を用いる方法として、固体ソース分子線エピタキシー(SSMBE)法がある。



第3の方法としてスパッタ法がある。この方法は、原料となる固体材料に希ガスのイオンを加速して照射することで、固体材料が物理的に前記イオンによりスパッタされ、スパッタされて固体材料から飛び出した原料原子を、対向して設置された基板上に堆積させて半導体薄膜を形成する方法である。スパッタに用いるガスをスパッタガス、また、スパッタされる固体材料をスパッタターゲットと呼ぶ。



原料にガスを用いる上記第1の方法は、反応容器内を通るガスの内、基板に堆積するガスの割合が低く、原料の利用効率が通常数%以下と低い。また、固体材料を溶融する上記第2の方法は、通常溶かす範囲が狭く、蒸気の発生源が狭くなるため、大面積基板に均一に薄膜を形成するのが難しい。
上記第3の方法であるスパッタ法は、スパッタターゲットを大きくできるため、大面積成膜が可能である。また、スパッタされた原子を対向する基板に付着させるため、原料原子をスパッタターゲットから基板に転写した状況に近く、原料の利用効率が大変高い。また、原料ガスは毒性があるが、スパッタ法は安全性が高く、毒性ガスの処理装置や安全装置が不要で取り扱いが容易であるなどの大きな利点がある。
スパッタ法は主に絶縁体や金属などの多結晶薄膜や非晶質薄膜の作成に用いられている。



スパッタターゲットをスパッタするためにスパッタガスをイオン化する方式としては、主に、スパッタターゲットと基板間に直流(DC)電圧を印加してスパッタガスを放電するDC方式、スパッタターゲットと基板間に高周波数(RF)の交流電圧を印加してスパッタガスを放電するRF方式、スパッタターゲットの裏面側に磁石を設けて、スパッタターゲット近傍に磁場を少なくともその一部が前記スパッタターゲットと平行になるように印加し(マグネトロン方式)且つスパッタターゲットと基板間に直流電圧を印加したDCマグネトロン方式、マグネトロン方式に高周波数の交流電圧を印加したRFマグネトロン方式の4つに分かれる。



スパッタは真空の反応容器(チャンバー)内で行う。反応容器内の到達最低圧力を1×10-8Torr程度以下とし、スパッタガスにArを用い、被堆積基板の温度を550℃前後にしてスパッタすることで、Siの単結晶が得られる技術がある(特許文献1参照)。



しかし、到達最低圧力程度の酸素やH2Oなどの不要ガスが残留すると、高い純度の結晶薄膜が得られない。例えば、不純物の混入を抑制しようとして、到達最低圧力を1×10-8Torr未満の超高真空(UHV)領域に下げて、さらに、スパッタ成膜時に導入するスパッタガスとして高い純度のArを流しても、結晶界面や結晶表面に10-19/cm2から10-20/cm2程度の高い酸素濃度が残存し、高い品質の結晶が得られない(非特許文献1参照)。このような理由で、特許文献1の方法では不純物混入が避けられず、実用的なIV族系の単結晶半導体薄膜製造方法としては実用化に至っていない。



そこで、結晶の純度を下げる要因である酸素を除去する方法として、スパッタガスとして水素をArガスに加えることが検討された。
到達最低圧力が1x10-7Torrの真空容器を用いて、スパッタガスとしてArに水素を53%加えたところ、非晶質になることが報告された(非特許文献2参照)。



また、電子サイクロトロン共鳴(ECR)プラズマ装置を用いて、スパッタガスに水素を加えた例があるが、この場合、水素による基板のエッチング効果が見られ、形成される薄膜の結晶品質が低下することが報告された(非特許文献3参照)。したがって、一般的に、電子サイクロトロン共鳴(ECR)プラズマ装置を用い、スパッタガスへ水素を混入する方法は、半導体薄膜の結晶品質を高める方法とは考えられていない。



また、マグネトロンスパッタ装置にシリコンターゲットと基板を配置し、水素ガスとArガスの混合ガス(ただし水素ガスの含有量が90%以上)をスパッタガスとして、基板上にシリコン薄膜を形成する技術が開示されている(特許文献2参照)。特許文献2記載の技術では、ガラス上に多結晶シリコン薄膜を形成することは可能であるが、ArにH2を53%加えた前述の例のように水素ガスの混合比率が90%以上と高いので、水素ガスによるエッチングや非晶質化が問題となり、単結晶薄膜の形成には不向きである。



スパッタガスとして水素を混入する方法は、従来非晶質半導体薄膜を形成するのに用いられてきた。被堆積基板温度を400℃以下に下げてスパッタすると、結晶化のための熱エネルギーが不足して堆積膜の結晶化駆動力が下がり、堆積膜は非晶質化しやすい。非晶質化すると、原子同士の結合が切れて原子に未結合手(ダングリングボンド)が発生し、非晶質膜の電気的特性を悪化する。この未結合手に水素を結合させると結果的にこの未結合手が消失するために非晶質膜の電気的特性が向上する。例えば、水素を未結合手に結合させた非晶質Siは水素化非晶質Siと呼ばれる。
よって、スパッタガスとして混入される水素は、水素化非晶質Siの成膜に用いられる。被堆積基板温度を400℃以下に下げて、水素を混入したスパッタガスを用いてスパッタすることで、水素が堆積膜中に混入している水素化非晶質Siが得られる技術もある(特許文献3参照)。



一方、単結晶や多結晶のIV族系半導体薄膜をスパッタで形成する場合、一般的に、スパッタガスに水素を混入すると、堆積膜のエッチングや非晶質化が生じ、半導体薄膜の結晶品質を高める方法とは考えられていない。



また、Si1-xGexなどの混晶をxの値と異なる組成比yを持つSi1-yGey上に形成する場合(yは0の値を含み、y=0の場合はSiを意味する)、組成比が異なると原子間隔(格子定数)が異なるので、2つの層の間(界面)に、或いはSi基板と堆積膜との間に欠陥が発生し、堆積膜の結晶性が悪化する。このような現象は680℃以上で見られる。



また、スパッタ法で基板に堆積する場合、堆積する前に被堆積基板の表面の清浄化を行う必要がある。清浄化は、被堆積基板表面をイオンで照射して物理的に表面の不純物を除去するという逆スパッタ法(スパッタターゲットをイオン照射、即ちスパッタするという成膜時のスパッタとはスパッタする対象が逆である)を行なうことが一般的である。



熱アニールにより被堆積基板表面の清浄化する方法もある。900℃以上の高温で熱アニールすると不純物が効果的に表面から離脱し、かつ熱による表面Si原子の泳動で、基板表面がフラットになる。
しかしこれは、熱アニールする容器内で、残留酸素および残留H2Oを的確に除去する必要がある。残留ガスがあれば基板表面と反応してしまい、表面の清浄化ができなくなってしまう。
そのため、これまでのスパッタ装置には、900℃以上のアニール機構を具備していないことが一般的であった。



また、反応容器の圧力を1×10-7Torr未満に保つためには、常に反応容器を排気し続ける必要がある。スパッタガスの排気には、スパッタガスの排気に適した、排気原理に回転機構を用いた排気装置で排気する系を具備して排気する。この排気装置の例としてターボ分子ポンプがある。
しかし、スパッタガスを排気し続けると、回転機構を用いた排気装置内にガスが付着し、スパッタガスを流していないときの到達最小圧力が上昇するという問題が生じる。特に、スパッタターゲットの表面の物質が被堆積基板に転写されるので、スパッタターゲットの表面の清浄度が維持できなくなると、堆積される結晶品質に直接大きな影響を与えることになる。



【非特許文献1】
T.Ohmi,K.Hashimoto,M.Morita,T.Shibata,“Journal of Applied Phisics”,1991,69巻、p.2062-2071
【非特許文献2】
G.F.Feng,M.Katiyar,N.Maley,J.R.Abelson,“Physics Letter”,1991,59巻,p.330-332
【非特許文献3】
皆森雅文、佐々木公洋、畑朋延,「ECRアシストRFスパッタリングによるSiの低温エピキシャル成長」,第62回応用物理学会学術講演会講演予稿集,第62回応用物理学会学術講演会講演予稿集,社団法人 応用物理学会,2001年9月11日,No.2,p.682
【特許文献1】
特許公報第2758948号
【特許文献2】
特開平3-162565号公報
【特許文献3】
特開平6-053137号公報

Field of industrial application (In Japanese)


本発明は、単結晶または多結晶の半導体薄膜製造装置および方法に関するものである。さらに本発明は、原料固体材料のスパッタターゲットをスパッタして作製する方法を用いた新しいIV族系の単結晶または多結晶の半導体薄膜製造装置およびその方法に関するものである。

Scope of claims (In Japanese)
【請求項1】
 
スパッタにより基板に単結晶又は多結晶薄膜を形成する半導体薄膜製造装置において、
反応容器と、
前記反応容器と連通を遮閉できる遮閉器を介して接続された、少なくとも1つの別容器と、
前記反応容器内の圧力をスパッタガスを導入している時以外は常に1×10-7Torr未満に設定し、前記反応容器内のスパッタガス圧力を前記スパッタガスを導入している時は0.5から10mTorrの間に設定する圧力設定手段と、
前記別容器内の圧力を1×10-7Torr未満に設定する圧力設定手段と、
前記基板を前記別容器から前記反応容器へ移送するとともに前記基板を前記反応容器から前記別容器へ移送する移送手段と、
希ガスと含有量が30%以下の水素ガスを含む混合気体を、前記スパッタガスとして前記反応容器内に導入する導入手段と、
前記反応容器内に前記スパッタガスを導入するときに記反応容器内に載置された基板を400℃より大きく680℃までの間の温度に加熱する加熱手段と、
前記導入手段により導入された混合気体をスパッタガスとして、前記加熱手段で加熱された基板に、ドーピング元素を含んでいてもよいIV族元素としてSi、Ge又はC、あるいはこれらの混晶を含むスパッタターゲットをマグネトロン方式によりスパッタするスパッタ手段と
を有することを特徴とする半導体薄膜製造装置。

【請求項2】
 
前記スパッタ手段は、前記スパッタターゲットが載置される容器と、該容器と前記反応容器との間で連通を開閉できる遮閉器と、前記スパッタターゲットが載置される容器の圧力を設定する圧力設定手段とを有することを特徴とする請求項1に記載の半導体薄膜製造装置。

【請求項3】
 
反応容器内の圧力を、スパッタガスを導入している時以外は常に1×10-7Torr以下に設定しておき、スパッタ法により基板に単結晶又は多結晶薄膜を形成する半導体薄膜製造方法において、
(a) 前記反応容器内の圧力を1×10-7Torr以下に設定し、当該圧力を保持したまま、前記基板を反応容器内に載置するステップと、
(b) 次いで、希ガスと含有量が30%以下の水素ガスを含む混合気体をスパッタガスとして前記反応容器内に導入し、前記反応容器内の前記スパッタガスの圧力を0.5~10mTorrに保つとともに、前記基板を400℃より大きく680℃までの間の温度に加熱するステップと、
(c) 前記反応容器内に導入した前記スパッタガスを用いて、加熱された前記基板に、ドーピング元素を含んでいてもよいIV族元素としてSi、Ge又はC、あるいはこれらの混晶を含むスパッタターゲットをマグネトロン方式によりスパッタするステップと、
を有することを特徴とする半導体薄膜製造方法。

【請求項4】
 
前記基板がSi単結晶基板であり、当該基板に単結晶薄膜を形成する請求項3に記載の半導体薄膜製造方法であって、
前記(a)のステップと、前記(b)のステップとの間に、
(d) 前記反応容器内の圧力を5×10-9Torr以下にして前記基板を加熱し、900~1100℃の間の温度で熱アニールを行うことで清浄化するステップ、
を有することを特徴とする半導体薄膜製造方法。

【請求項5】
 
前記基板がSi単結晶基板であり、当該基板に単結晶薄膜を形成する請求項3に記載の半導体薄膜製造方法であって、
前記(a)のステップと、前記(b)のステップとの間に、
(e)前記反応容器内に水素を含むガスを導入し、前記基板を750~1100℃の間の温度で熱アニールするステップ、
を有することを特徴とする半導体薄膜製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

17107_01SUM.gif
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close