Top > Search of Japanese Patents > FUNCTIONAL SUBSTRATE, METHOD FOR MANUFACTURING THE SAME AND PEELING LAYER REMOVING METHOD

FUNCTIONAL SUBSTRATE, METHOD FOR MANUFACTURING THE SAME AND PEELING LAYER REMOVING METHOD

Patent code P07A010405
Posted date Aug 31, 2007
Application number P2006-006978
Publication number P2007-150223A
Patent number P5103607
Date of filing Jan 16, 2006
Date of publication of application Jun 14, 2007
Date of registration Oct 12, 2012
Priority data
  • P2005-320442 (Nov 4, 2005) JP
Inventor
  • (In Japanese)吉岡一也
  • (In Japanese)鮫島俊之
Applicant
  • (In Japanese)国立大学法人東京農工大学
Title FUNCTIONAL SUBSTRATE, METHOD FOR MANUFACTURING THE SAME AND PEELING LAYER REMOVING METHOD
Abstract PROBLEM TO BE SOLVED: To minimize any damage to a thin film electronic circuit due to adhesion and peeling operations, and to use adhesive having sufficient adhesive strength and proper hardness in the case of transferring a thin film electronic circuit.
SOLUTION: As for a film structure constituted of a single layer or a plurality of layers necessary for manufacturing a thin film electronic circuit and a substrate at transfer destination, a transfer process is carried out with a functional base body constituted of only the single layer of an epoxy system or acryl system adhesive layer characterized by setting glass transfer temperature as 100°C or more and 150°C or less, a water absorption rate as 0.1% or less, tensile shearing strength as 10N/mm2, T type peeling adhesive strength as 1N/mm2 or more, and a linear expansion coefficient as 1.0×10-4 or less, or accompanied with an elastic layer constituted of silicon resin, acryl transformation silicon resin or epoxy transformation silicon resin materials on the epoxy resin or acryl system adhesive layer.
Outline of related art and contending technology (In Japanese)


単結晶シリコン表面に形成されるバイポーラ及びMOS型トランジスタは良好な特性を有し、広く電子デバイスを構成する素子として用いられている。さらに、現在では素子サイズの微細化に対応するため、シリコン表面に絶縁膜を介して作製された薄膜シリコン上にトランジスタが作製されている。



これらの素子形成は熱酸化法等1000℃の高温の熱処理プロセス技術を基本としている。最近、レーザ結晶化、プラズマCVD等比較的低温で、多結晶シリコン薄膜トランジスタ(poly-Si TFT)又はアモルファスシリコン薄膜トランジスタ(a-Si:H TFT)が作製できるようになった。



上記薄膜トランジスタは、比較的低温とはいえ、依然として300℃以上のプロセス中で作製されている。そのため、耐熱性のあるガラス基板上に作製されるのが一般的である。ガラス基板は一般的に高価で、重くて、割れやすい欠点を有している。したがって、軽量で、安価で、かつ多少の変形にも耐えられる基板の上にトランジスタを始めとする回路素子が形成される技術が望まれている。さらには、大画面直視型ディスプレイの駆動回路への薄膜トランジスタの応用が期待されており、大型基板処理技術の確立が必須となっている。



上記を解決する手段として、石英基板上に薄膜トランジスタ等のデバイスを形成し、これを耐熱性の低い樹脂性の基板上に転写する技術が開発されている。



例えば良好な特性の半導体素子およびその回路を簡単な工程で、低温かつ高精度に基体上に形成することを目的として、半導体回路を形成した膜構造を基体から剥離するための剥離層を形成する技術が知られている(特許文献1参照)。



また、大口径のSi基板上に有機金属気相成長法(MOCVD法)を用いて半導体結晶を形成するに際し、この半導体層とSi基板との間に除去層を介在させ、素子作成を完了した後に、エッチング等により除去層を溶解させて、半導体層をSi基板から剥離する技術が知られている(特許文献2参照)。
【特許文献1】
特開平11-97357号公報
【特許文献2】
特開平5-136171号公報

Field of industrial application (In Japanese)


本発明は、半導体素子および回路を形成する方法に関するものである。

Scope of claims (In Japanese)
【請求項1】
 
第一の基体上に酸化ゲルマニウム膜一層またはゲルマニウム膜と酸化ゲルマニウム膜の二層からなる剥離層を形成する工程(a)と、
前記剥離層の上に薄膜電子回路あるいは電子回路素子あるいはそれらの作製に必要な単層または複数の層からなる膜構造の少なくとも一つを形成する工程(b)と、
前記膜構造上に、ガラス転移温度が100℃以上200℃以下、吸水率が0.1%以下、引っ張りせん断強さが10N/mm2以上、T型剥離接着強さが1N/mm2以上、線膨張係数が1.0×10-4以下である、エポキシ系あるいはアクリル系接着剤を用いて第二の基体を接着して機能性基体を製造する工程(c)と、
前記機能性基体を純水または酸溶液またはそれらの蒸気中に浸漬する工程(d)と、
前記機能性基体の温度を変化させて前記機能性基体から前記剥離層を除去する工程(e)と、を含む、剥離層除去方法。

【請求項2】
 
前記工程(d)における純水または酸溶液またはそれらの蒸気が少なくとも40℃以上の第一の温度であり、かつ前記工程(e)における前記機能性基体から前記剥離層を除去する際の温度が前記第一の温度よりも20℃以上低い第二の温度である、請求項1に記載の剥離層除去方法。

【請求項3】
 
前記工程(d)及び前記工程(e)を複数回繰り返すことを特徴とする、請求項1または請求項2に記載の剥離層除去方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2006006978thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close