Top > Search of Japanese Patents > SPIN TRANSISTOR, AND NON-VOLATILE MEMORY USING SAME

SPIN TRANSISTOR, AND NON-VOLATILE MEMORY USING SAME commons

Patent code P07A012619
File No. K020P09
Posted date Jan 11, 2008
Application number P2003-086145
Publication number P2004-111904A
Patent number P4477305
Date of filing Mar 26, 2003
Date of publication of application Apr 8, 2004
Date of registration Mar 19, 2010
Priority data
  • P2002-217336 (Jul 25, 2002) JP
Inventor
  • (In Japanese)菅原 聡
  • (In Japanese)田中 雅明
Applicant
  • (In Japanese)国立研究開発法人科学技術振興機構
Title SPIN TRANSISTOR, AND NON-VOLATILE MEMORY USING SAME commons
Abstract PROBLEM TO BE SOLVED: To provide a transistor and a non-volatile memory using the same whose output characteristic can be changed largely according to the relative magnetizing senses of spin and free layers included in the transistor.
SOLUTION: When the senses of the magnetizations of first and second ferromagnetic barrier layers 2, 6 are parallel with each other, spin-polarized hot electrons 26 having up-spin are injected into a base 22. Although spin-polarized hot electrons 27 having down-spin are injected into the base 22 when the senses of the magnetizations of the first and the second ferromagnetic barrier layers 2, 6 are antiparallel with each other, a down-spin-band end 10 of the second ferromagnetic barrier layer 6 is made higher than the energy of the spin-polarized hot electrons 27. Consequently, the spin-polarized hot electrons 27 can not conduct in the conduction band of the second ferromagnetic barrier layer 6, thereby losing their energies in the interface between the base 22 and a collector 23 by spin-dependent scatterings or reflections.
Outline of related art and contending technology (In Japanese)


従来、マイクロコンピュータに代表される電子機器に使用する半導体メモリとして、動作速度および集積度の観点からDRAM(Dynamic Random Access Memory)が主に用いられてきた。しかし、DRAMでは、記憶保持のためにエネルギーが消費されること、および電源を切った場合に記憶内容が失われるなどの問題点から、近年の省エネルギー化の要求やモバイル機器への対応は難しい。このような要求に応じるためには、高速・高集積度・低消費電力といった特徴に加え、新たに不揮発性といった特徴を合わせ持つ新規なメモリが必須となる。



MRAM(Magnetoresistive Random AccessMemory)は、DRAMと同等の動作速度、集積度を実現するのみならず、不揮発といった特徴を有する次世代メモリとして注目を集めている。MRAMでは、強磁性体の磁化の向きによって情報を記憶し、この磁化の向きによる情報をスピンバルブ素子における巨大磁気抵抗効果又は強磁性トンネル接合(MTJ:Magnetic Tunnel Junction)におけるトンネル磁気抵抗(TMR:Tunneling Magnetoresistance)効果などにより電気的に読み出す。MRAMでは強磁性体を用いているためにエネルギーを消費することなく不揮発に情報を保持することができる。



図17は、MTJを用いたMRAMの代表的なセル構成を示す図である。図17(A)に示すように、MRAMは、1つのMTJと1つのMOS(MetalOxide Semiconductor)トランジスタとにより1ビットのメモリセルが構成されている。MOSトランジスタのゲートを読み出し用ワード線に接続し、ソースを接地し、ドレインをMTJの一端に接続し、MTJの他端をビット線に接続している。



図17(B)に示すように、MTJは、薄い絶縁膜を2つの強磁性電極で挟み込んだトンネル接合構造を有しており、2つの強磁性電極間の相対的な磁化の向きによってトンネル抵抗が異なるTMR効果を有する。特に、2つの強磁性電極間が平行磁化を持つ場合と、反平行磁化を持つ場合とのTMRの変化率をTMR比と呼び、TMR効果の評価に用いる。



MRAMではMTJの磁化状態、すなわち、2つの強磁性電極間の相対的な磁化の向きを、ビット線とこれに直交する書き換え用ワード線(図示せず)のそれぞれに流す電流により誘起される磁場の合成磁場によって平行磁化又は反平行磁化とすることによって情報を記憶する。



特定のセル内に記憶された記憶情報を読み出す場合には、セルに接続される特定の読み出し用ワード線に電圧を印加してMOSトランジスタを導通させ、セルに接続される特定のビット線からMTJに読み出し用の電流(以下、「駆動電流」と称する)を流し、TMR効果に基づくMTJの電圧降下を出力電圧として検出することにより記憶された情報を読み出す。

Field of industrial application (In Japanese)


本発明は、新規なトランジスタに関し、より詳細にはキャリアのスピンの向きに依存する出力特性を有するトランジスタ及びそれを用いた不揮発性記憶回路(不揮発性メモリ)に関する。

Scope of claims (In Japanese)
【請求項1】
 
スピンフィルタ効果によってスピン偏極したホットキャリアを注入するスピンインジェクタと、この注入されたスピン偏極ホットキャリアをスピンフィルタ効果によって選別するスピンアナライザと、を有し、
前記スピンインジェクタは、両端に電圧を印加することによりキャリアのトンネルが可能な第1の強磁性障壁層と、該第1の強磁性障壁層の一端面に接合した第1の非磁性電極層と、前記第1の強磁性障壁層の他端面に接合した第2の非磁性電極層とを有することを特徴とするトランジスタ。

【請求項2】
 
前記スピンアナライザは、第2の強磁性障壁層と、この第2の強磁性障壁層の一端面に接合した前記第2の非磁性電極層と、上記第2の強磁性障壁層の他端面に接合した第3の非磁性電極層とを有しており、かつ、前記スピンインジェクタと前記第2の非磁性電極層を共通にしていることを特徴とする請求項1に記載のトランジスタ。

【請求項3】
 
前記第1及び第2の強磁性障壁層は、強磁性半導体又は強磁性絶縁体を含んでいることを特徴とする請求項1または2に記載のトランジスタ。

【請求項4】
 
前記第2の非磁性電極層の厚さは、該第2の非磁性電極層におけるスピン偏極ホットキャリアの平均自由行程以下の厚さであることを特徴とする、請求項1から3までのいずれか1項に記載のトランジスタ。

【請求項5】
 
前記スピンインジェクタのスピンフィルタ効果は、前記第1の非磁性電極層と前記第2の非磁性電極層とに電圧を印加して生じさせる前記第1の強磁性障壁層におけるキャリアのトンネル効果において、上記第1の非磁性電極層に存在するキャリアのうち、上記第1の強磁性障壁層のバンド端におけるスピンバンドと平行なスピンの向きを有するキャリアのトンネル確率が大きく、反平行となるスピンの向きを有するキャリアのトンネル確率が小さいことを利用したことを特徴とする請求項1から4までのいずれか1項に記載のトランジスタ。

【請求項6】
 
前記スピンアナライザのスピンフィルタ効果は、前記スピンインジェクタから注入されたスピン偏極ホットキャリアのスピンの向きと前記第2の強磁性障壁層のバンド端におけるスピンバンドのスピンの向きが平行の場合には、前記スピン偏極ホットキャリアが前記第2の強磁性障壁層のバンド端におけるスピンバンドを伝導し前記第3の非磁性電極層へ達するが、前記スピン偏極ホットキャリアのスピンの向きと前記第2の強磁性障壁層のバンド端のスピンバンドのスピンの向きが反平行の場合には、前記スピン偏極ホットキャリアが前記第3の非磁性電極層へ達することができないことを利用したことを特徴とする請求項2に記載のトランジスタ。

【請求項7】
 
前記第1の非磁性電極層と前記第2の非磁性電極層との間に第1の電源により第1の電圧を印加し、前記第2の非磁性電極層と前記第3の非磁性電極層との間、または、前記第1の非磁性電極層と前記第3の非磁性電極層との間に第2の電源により第2の電圧を印加し、前記第1の強磁性障壁層と前記第2の強磁性障壁層の相対的な磁化の向きに応じて、前記第1の非磁性電極層から前記第2の非磁性電極層に注入されたスピン偏極ホットキャリアを、前記第2の強磁性障壁層と前記第2の電源を介して流れる電流に、または、前記第2の非磁性電極層と前記第1の電源を介して流れる電流に切り替えることを特徴とする請求項2に記載のトランジスタ。

【請求項8】
 
前記第1の電圧は、注入されたスピン偏極ホットキャリアのエネルギーが、前記第2の強磁性障壁層のバンド端におけるスピンバンド端エネルギーより大きく、このスピンバンド端のエネルギーにスピン分裂幅を加えたエネルギーよりも小さくなるように印加することを特徴とする請求項7に記載のトランジスタ。

【請求項9】
 
磁場を印加することによって、上記第1の強磁性障壁層と上記第2の強磁性障壁層の内のいずれか一方の磁化の向きを反転させることができることを特徴とする請求項8に記載のトランジスタ。

【請求項10】
 
請求項1から9までのいずれか1項に記載のトランジスタをメモリセルとしたことを特徴とする記憶回路。

【請求項11】
 
前記トランジスタの第2の非磁性電極層をワード線に接続し、前記トランジスタの第3の非磁性電極層をビット線に接続し、該ビット線を負荷を介して電源に接続し、前記トランジスタの第1の非磁性電極層を接地したことを特徴とする請求項10に記載の記憶回路。

【請求項12】
 
スピンフィルタ効果によってスピン偏極したホットキャリアを注入するスピンインジェクタと、この注入されたスピン偏極したホットキャリアをスピンフィルタ効果によって選別するスピンアナライザと、を有し、
前記スピンインジェクタ又は前記スピンアナライザのうち少なくともいずれか一方が強磁性体からなる障壁層を含むことを特徴とするトランジスタ。

【請求項13】
 
スピンフィルタ効果によってスピン偏極したキャリアを注入するスピンインジェクタと、この注入されたスピン偏極したキャリアをスピンフィルタ効果によって選別するスピンアナライザと、を有し、
前記スピンインジェクタ又は前記スピンアナライザのうち少なくともいずれか一方が強磁性体からなる障壁層を含むことを特徴とするトランジスタ。

【請求項14】
 
請求項12または13に記載の1つのトランジスタと、
前記トランジスタ内に含まれる強磁性体の磁化の状態を変えることにより前記トランジスタ内に情報の書き換えを行う情報書き換え手段と、
前記トランジスタの出力特性から磁化の状態として記憶された情報を読み出す情報読み出し手段とを有することを特徴とする記憶素子。

【請求項15】
 
請求項12または13に記載のトランジスタは、
前記スピンインジェクタおよび前記スピンアナライザのいずれか一方に含まれる磁化の方向を独立に制御できる強磁性体(以下「フリー層」と称する。)と、前記スピンインジェクタおよび前記スピンアナライザの他方に含まれる磁化の方向を変化させない強磁性体(以下、「ピン層」と称する。)と、を有しており、
前記障壁層は、前記フリー層または前記ピン層であり、
前記フリー層と前記ピン層とが同じ磁化の向きを有する第1の状態及び、異なる磁化の向きを有する第2の状態とを保持できることを特徴とする請求項14に記載の記憶素子。

【請求項16】
 
請求項12または13に記載の1つのトランジスタを用いて、前記ピン層に対する前記フリー層の相対的な磁化の向きによって情報を記憶し、前記ピン層と前記フリー層との相対的な磁化の向きに依存する前記トランジスタの出力特性に基づいて前記トランジスタ内に記憶された情報を検出することを特徴とする請求項15に記載の記憶素子。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2003086145thum.jpg
State of application right Registered
Reference ( R and D project ) PRESTO Nanostructure and Material Property AREA
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close