Top > Search of Japanese Patents > METHOD OF MANUFACTURING FINE FACET SHAPE ON SURFACE OF SEMICONDUCTOR SUBSTRATE

METHOD OF MANUFACTURING FINE FACET SHAPE ON SURFACE OF SEMICONDUCTOR SUBSTRATE

Patent code P08A013521
File No. KG0006
Posted date Jun 13, 2008
Application number P2003-059871
Publication number P2004-273610A
Patent number P4235709
Date of filing Mar 6, 2003
Date of publication of application Sep 30, 2004
Date of registration Dec 26, 2008
Inventor
  • (In Japanese)浅岡 康
  • (In Japanese)金子 忠昭
  • (In Japanese)佐野直克
Applicant
  • (In Japanese)学校法人関西学院
Title METHOD OF MANUFACTURING FINE FACET SHAPE ON SURFACE OF SEMICONDUCTOR SUBSTRATE
Abstract PROBLEM TO BE SOLVED: To provide a method of manufacturing fine structural body controlled freely in facet on the surface of various semiconductor substrates.
SOLUTION: A fine structural body 8 which is controlled in facet is formed on the surface of a single crystal semiconductor substrate 1 having the predetermined crystal alignment, by selectively forming damaged areas on the surface of the single crystal semiconductor substrate 1 through radiation of focused ion beam, setting the surface of the single crystal semiconductor substrate 1 including selective damaged areas facing to an extremely thin fused layer 4, holding this fused layer 4 in combination with the other semiconductor substrate 5, conducting heat treatment to form temperature gradient to the semiconductor substrate 5 from the single crystal semiconductor substrate 1, and selectively etching the damaged areas.
Outline of related art and contending technology (In Japanese)


近年、マイクロエレクトロニクスの中核をなすULSIの集積度の向上とともに、これら量子デバイスにおける回路パターンは微細化の一途をたどっている。このため、ナノ領域での微細加工技術の開発が盛んに行われている。



従来、これら量子デバイス回路パターンの微細加工技術の代表的なものとして、パターン転写方式の光リソグラフィーがある。この光リソグラフィー技術は、極紫外光やX線を用いることにより高精度化を目指してはいるものの、高精度の微細なマスクを作製する必要があるとともに、フォトレジストを用いるときの解像度の点で限界に近づきつつある。また、これら従来の方法からの拡張では開発コストも無視し得ないものになっており、新しい、微細加工方法の開発が要望されている。



新しい微細加工方法としては、例えば、特許文献1に記載されているものがある。この特許文献1は、シリコン基板へのイオンビーム照射損傷導入によりシリコン基板のヒドラジン(H2N4)エッチング耐性が増強するという特性を利用して、イオンビームをドット状、ライン状等にシリコン基板に照射し、その後ヒドラジンエッチングを行い、イオンビーム照射損傷領域化されていない部分をエッチングすることによって、凸形ピラミッド群、或いは凹型ピラミッド群の配列構造を形成するものである。



【特許文献1】
特開2001-15484号公報

Field of industrial application (In Japanese)


本発明は、半導体基板表面にファセット成長した微細構造物を作製する半導体基板表面の微細ファセット形状作製方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
所定の結晶方位を有した単結晶半導体基板表面に、集束イオンビームを照射して、前記単結晶半導体基板表面を選択的に損傷領域化して、この選択的に損傷領域化した前記単結晶半導体基板表面を極薄の融液層に面するようにして、この融液層を他の半導体基板と挟み込み、前記単結晶半導体基板と他の半導体基板との間で温度勾配が形成されるようにして熱処理を行い、前記損傷領域化した部分にファセット制御された微細構造体を形成する半導体基板表面の微細ファセット形状作製方法。

【請求項2】
 
高温側の前記単結晶半導体基板から低温側の他の半導体基板に対して温度勾配を形成して熱処理を行い、前記損傷領域化した部分を選択的にエッチングさせて、前記単結晶半導体基板表面に凹型のファセット制御された微細構造体を形成する請求項1に記載の半導体基板表面の微細ファセット形状作製方法。

【請求項3】
 
高温側の前記他の半導体基板から低温側の単結晶半導体基板に対して温度勾配を形成して熱処理を行い、前記損傷領域化した部分を選択的にエピタキシャル成長させて、前記単結晶半導体基板表面に凸型のファセット制御された微細構造体を形成する請求項1に記載の半導体基板表面の微細ファセット形状作製方法。

【請求項4】
 
前記半導体基板が、GaAs、AlGaAs、InGaAs、InGaAlAs、Si、InP、SiCのいずれかである請求項1~3のいずれかに記載の半導体基板表面の微細ファセット形状作製方法。

【請求項5】
 
前記単結晶半導体基板の結晶方位が、(100)、(110)、(111)面のいずれかである請求項1~3のいずれかに記載の半導体基板表面の微細ファセット形状作製方法。

【請求項6】
 
所定の結晶方位を有した単結晶半導体基板表面に、集束イオンビームを照射して、そのイオンビームドーズ量を制御して、前記単結晶半導体基板表面に選択的に強制酸化膜を形成して、この選択的に強制酸化膜を形成した前記単結晶半導体基板表面を極薄の融液層に面するようにして、この融液層を他の半導体基板と挟み込み、前記単結晶半導体基板と他の半導体基板との間で温度勾配が形成されるようにして熱処理を行い、前記強制酸化膜を形成していない部分にファセット制御された微細構造体を形成する半導体基板表面の微細ファセット形状作製方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2003059871thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent


PAGE TOP

close
close
close
close
close
close
close