Top > Search of Japanese Patents > COPLANAR LINE WITH FLOATING ELECTRODE

COPLANAR LINE WITH FLOATING ELECTRODE

Patent code P08A014160
Posted date Dec 19, 2008
Application number P2005-269670
Publication number P2007-082046A
Patent number P3994170
Date of filing Sep 16, 2005
Date of publication of application Mar 29, 2007
Date of registration Aug 10, 2007
Inventor
  • (In Japanese)内海 要三
  • (In Japanese)亀井 利久
Applicant
  • (In Japanese)防衛装備庁長官
Title COPLANAR LINE WITH FLOATING ELECTRODE
Abstract PROBLEM TO BE SOLVED: To provide a coplanar line with a floating electrode for realizing high speed response and especially high speed in falling time by controlling orientation of liquid crystal molecules only by field.
SOLUTION: The coplanar line has a structure, in which floating electrodes 8A, 8B are arranged in an insulated state at intervals on both faces of a coplanar line main unit. A state of applying a field between the floating electrodes on a liquid crystal layer 4, which is arranged at a gap between the line main body and the floating electrode 8A, and a state of applying the field between a center conductor of the line main body and a grounding conductor 10 are switched so that the response time at both the rising time and falling time of the liquid crystal molecule 5 can be controlled only by the field and high speed response of the liquid crystal molecular can be realized.
Outline of related art and contending technology (In Japanese)


近年、変化する無線環境や異なる伝送方式によるサービスをシームレスに送受信できるアダプティブ技術(適応技術)が重要となっている。マイクロ波・ミリ波の伝送線路では、伝送媒体に用いられる磁性体や誘電体の透磁率や誘電率を、外部から印加する磁界や電界の強さや方向を変化させることにより、振幅や位相などの伝送特性を可変制御する技術がある。なお、マイクロ波・ミリ波帯で誘電率を変化できる媒体として液晶が着目されている。



液晶は、分子が長楕円体であり、電界を印加するとその電気力線に液晶分子の長軸が平行に並ぶ(配向する)性質がある。一般的には、液晶ディスプレイに応用されているが、この性質を利用してマイクロ波・ミリ波帯で誘電率を変化させることができる。



従来、液晶を用いたマイクロ波・ミリ波アダプティブデバイスは、マイクロストリップ線路で構成されている場合がほとんどである(例えば、非特許文献1参照。)。



【非特許文献1】
「電子情報通信学会論文誌,Vol.J87-C, No.1(2004),p.39.」



以下、図6及び図7により従来のマイクロストリップ線路を用いた液晶装荷アダプティブデバイスの構造と誘電体層として用いる液晶層の誘電率が変化する原理について説明する。



マイクロストリップ線路は、誘電体基板の上面に中心導体を下面に接地導体を配置した構造である。液晶装荷マイクロストリップ線路デバイスは誘電体層を液晶層に置き換えた構造である。



図6及び図7は液晶装荷マイクロストリップ線路デバイスの断面図であり、図6は直流電界印加時、図7は直流電界無印加状態である。このデバイスの構造は、液晶層4の界面に液晶分子の初期配向を与えるラビング処理を施した配向膜1があり、中心導体2と接地導体3との間隙に液晶材料が充填されて液晶層4を構成している。白く示したものは液晶分子5を拡大したイメージである。破線6はマイクロストリップ線路を伝送する高周波電界の電気力線を示している。実線7は、直流電界の電気力線である。



図6のように、中心導体2と接地導体3の間に直流電界を印加すると、液晶分子は、図示のように高周波電界の接線方向に液晶分子の長軸方向が平行に並ぶ。このときにマイクロストリップ線路を伝搬している高周波が感じる液晶層4の実効誘電率をε'1(高周波電界と長軸方向が平行な時の実効誘電率)と定義する。



電界印加前には配向膜1のラビング処理の初期配向(液晶分子の長軸が配向膜1の方向に揃う)により、液晶分子の長軸は高周波電界と垂直に並んでいるが、直流電界を印加した瞬間に、高周波電界と平行になる。このときの応答時間を立ち上がり時間と定義する。電界で制御しているため電界の大きさに比例して高速に応答する。



図7のように、中心導体2と接地導体3との間に直流電界が無印加な状態のときには、液晶分子は、図示のように高周波電界の接線方向に液晶分子の長軸方向が垂直に並ぶ。このときに高周波が感じる液晶層4の実効誘電率をε'2(高周波電界と長軸方向が垂直な時の実効誘電率)と定義する。



液晶分子の長軸が高周波電界と平行に並んでいるときの実効誘電率ε'1と、高周波電界に垂直に並んでいるときの実効誘電率ε'2との差、即ち誘電異方性Δε'(=ε'1-ε'2)が大きいほどアダプティブデバイスに適している。



直流電界を印加された状態から無印加の状態に切り替えたとき、液晶分子の長軸方向が高周波電界に垂直になるまでの応答時間を立ち下がり時間と定義する。このとき液晶分子を拘束する力は液晶材料からなる液晶層4の界面に施されたラビング処理の機械的拘束力のみのため非常に遅い応答となり、また、立ち下がり時間は液晶層厚の2乗に比例して大きくなる。なお、マイクロストリップ線路は、液晶層厚を小さくすると挿入損失が増大するという制限があるため高速化が図れない。



上記のように、立ち上がり時間は液晶層に印加される電界により制御されるため高速に応答するが、立ち下がり時間は液晶層界面に施されたラビング処理による機械的配向力に依存することから、液晶層厚の2乗で決定されるため、よく用いられている層厚100μm程度の場合には立ち上がり時間に比較して1000倍以上遅い応答時間を要するという問題があった。



このような問題を解決する方法として、いくつかの提案があり、例えば、下記非特許文献2,3,4がある。



【非特許文献2】
「Microwave variable delay line using a membrane impregnated with liquid crystal, IEICE Trans. Electron., Vol.E86-C, No.8, pp.1699-1703 (2003) 」
【非特許文献3】
「ポリマー分散液晶の応答時間特性、電子情報通信学会技術報告、MW2004-172(2004-10)」
【非特許文献4】
「ポリマー分散液晶の層厚変化に対する応答時間特性、電子情報通信学会技術報告、MW2004-212(2005-1)」



非特許文献2は、応答時間の高速化に効果があるが、印加電圧が450Vと従来よりも大きな電圧が必要である。また非特許文献3,4については、立ち下がり時間が数十秒から数百ミリ秒にまで改善されているが、立ち上がり時間に比べるとさらなる改善が望まれる。非特許文献2~4のいずれもマイクロストリップ線路構造であり、この構造では、印加電界による配向強制力で立ち上がり時間が決定され、液晶層界面に施したラビング処理による機械的拘束力で立ち下がり時間が決定される。そのため原理的に立ち下がり時間を高速化することが困難である。

Field of industrial application (In Japanese)


本発明は、液晶材料を用いたマイクロ波・ミリ波アダプティブデバイス(適応素子)の開発に好適な伝送線路に係り、とくにコプレナー線路に浮遊電極を付加して液晶層中の液晶分子の配向を電界制御可能とした浮遊電極付コプレナー線路に関する。

Scope of claims (In Japanese)
【請求項1】
 
中心導体と接地導体とを同一平面上に配置したコプレナー線路において、
前記中心導体と接地導体とからなる線路本体部の両側に間隙を介して対向するようにそれぞれ絶縁配置された浮遊電極と、
前記線路本体部と前記浮遊電極との間隙の少なくとも一方に配置された液晶層とを備え、
前記浮遊電極間、又は前記中心導体と前記接地導体間に電圧を印加することにより、前記液晶層における液晶分子の配向を電界のみで制御できる構造をもつことを特徴とする浮遊電極付コプレナー線路。

【請求項2】
 
前記線路本体部の両側にスペーサを介して浮遊電極が配置されており、前記線路本体部と前記浮遊電極と前記スペーサで囲まれた間隙に注入された液晶材料で前記液晶層が形成されている請求項1記載の浮遊電極付コプレナー線路。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2005269670thum.jpg
State of application right Registered
(In Japanese)ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。


PAGE TOP

close
close
close
close
close
close
close