Top > Search of Japanese Patents > CONTROL CIRCUIT OF MULTI-STAGE SWITCH

CONTROL CIRCUIT OF MULTI-STAGE SWITCH meetings

Patent code P08A014186
Posted date Jan 9, 2009
Application number P2006-347521
Publication number P2008-160522A
Patent number P4904497
Date of filing Dec 25, 2006
Date of publication of application Jul 10, 2008
Date of registration Jan 20, 2012
Inventor
  • (In Japanese)小原 仁
  • (In Japanese)坂田 真人
Applicant
  • (In Japanese)国立大学法人秋田大学
Title CONTROL CIRCUIT OF MULTI-STAGE SWITCH meetings
Abstract PROBLEM TO BE SOLVED: To provide a control circuit of a multi-stage switch capable of setting a unit switch at a higher speed than in the conventional practice.
SOLUTION: In the control circuit of a multi-stage switch, first and second control elements 71 and 72 being an upper half are connected to a first section 75a of a bus 75 to constitute a first cluster, and third and fourth control elements 73 and 74 being a lower half are connected to a second section 75b of the bus 75 to constitute a second cluster. A bus switch 77 that functions as a cluster forming means is arranged between the first section 75a of the bus 75 and the second section 75b to connect/separate the first section 75a to/from the second section 75b. The first to fourth control elements 71 to 74 respectively transmit a switch control signal to a corresponding unit switch at each stage.
Outline of related art and contending technology (In Japanese)


非特許文献1に記載されているように、代表的な多段スイッチとして2N=2n(nは1以上の自然数)を満たす2N入力2N出力のベネス網が知られている。



ベネス網は、概念的には2入力2出力の単位スイッチをN個備えたスイッチ段を入出力ポート間に(2n-1)段配置した構成をもつ。入力側最初のスイッチ段は入力スイッチと呼ばれ、出力側最後のスイッチ段は出力スイッチと呼ばれる。入力スイッチと出力スイッチの間のスイッチ段に含まれる単位スイッチは、入力スイッチと出力スイッチの間を並行して接続する2つの中間スイッチに分けられる。スイッチ段は所定の規則に従ってシャッフル接続されており、具体的には、入力スイッチを構成する各単位スイッチの一方の出力端子は全て一方の中間スイッチに入力され、他方の出力端子は全て他方の中間スイッチの他方に入力されている。



ベネス網の出力ポートには、連続番号で宛先アドレスが割り振られており、ベネス網の制御回路が入力情報に含まれた宛先アドレスに応じて単位スイッチの設定を切り替えることにより、入力情報を入力ポートから出力ポートまで案内するルートを構築する。



ベネス網の制御回路は、入力スイッチで受信した入力情報の中から、最下位1ビットを除いた値が同じになる宛先アドレスをもつ2つの入力情報を、異なる中間スイッチに入力するように単位スイッチを設定する。第2段目以降も、各中間スイッチをベネス網とみて同様の設定を行う。ベネス網の特質により、第1~第(n-1)段目のスイッチ段では、対になる宛先アドレスを検出して単位スイッチに対する設定を行う必要があるが、第n段目のスイッチ段以降の単位スイッチの設定は、各入力情報の宛先アドレスに従って自動的に決定される。従って、ベネス網のルート設定に必要な時間は、第1~第(n-1)段目のスイッチ段を構成する単位スイッチの設定に必要な時間に支配される。



非特許文献1には、直列制御方式に従った単位スイッチの設定方法をソフトウェアで実行する方法が開示されている。非特許文献1の設定方法によれば、各スイッチ段内で、設定を決めたある単位スイッチの一方の宛先アドレスと対になる宛先アドレスを入力する単位スイッチを探索して選択し、対になる2つの宛先アドレスが互いに異なる中間スイッチに入力されるように探索で見つけられた単位スイッチの設定を行う処理を繰り返す。非特許文献1の設定方法によれば、各スイッチ段で対になる単位スイッチを探索する処理をNステップ実行する必要があるため、全体としてN×log2Nステップの処理が必要となる。
【非特許文献1】
STEINAR ANDRESEN、“The Looping Algorithm Extended to Base Rearrangeable Switching Networks”、IEEE TRANSACTIONS ON COMMUNICATIONS、(米国)、1977年10月、Vol.COM-25、No.10、P.1057-P.1063
【非特許文献2】
Ching-Yi Lee and A. Yavuz Oruc、“A Fast Parallel Algorithm for Routing Unicast Assignments in Benes Networks”、IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS、(米国)、1995年3月、Vol.6、No.3、P.329-P.334

Field of industrial application (In Japanese)


本発明は、多段スイッチの制御回路に関し、特に、複数の単位スイッチを有する複数のスイッチ段を所定の規則に従って結線した多段スイッチに対し、スイッチ段ごとに単位スイッチを設定する多段スイッチの制御回路に関する。

Scope of claims (In Japanese)
【請求項1】
 
設定により入出力間の経路を切り替え可能な複数の単位スイッチを有する複数のスイッチ段を複数の入力ポートと宛先アドレスで識別される複数の出力ポートとの間に配設して所定の規則に従って結線した多段スイッチに対し、前記スイッチ段ごとに前記単位スイッチを設定することにより各前記入力ポートに対して指定される前記宛先アドレスに従って前記入力ポートから前記出力ポートまでの伝送経路を構築する多段スイッチの制御回路において、
バスと複数の制御エレメントとクラスタ形成手段とを備え、
前記バスは、全ての前記制御エレメントに接続され、
前記制御エレメントは、他の前記制御エレメントとの間でバスを介して前記宛先アドレスを送受信する送受信手段と、自身が対応する前記単位スイッチに対して指定される前記宛先アドレスと他の前記制御エレメントに対応する前記単位スイッチに対して指定される前記宛先アドレスとを比較する比較手段と、前記比較手段の比較結果に基づいて対応する前記単位スイッチを設定するスイッチ制御信号を生成するスイッチ制御信号生成手段と、を有し、
前記クラスタ形成手段は、前記宛先アドレスが送受信される範囲を規定することにより前記制御エレメントを複数のクラスタに分ける、
多段スイッチの制御回路。

【請求項2】
 
前記クラスタ形成手段は、前記バスを分割するバス・スイッチを有する、
請求項1の多段スイッチの制御回路。

【請求項3】
 
前記クラスタ形成手段は、前記クラスタが受信する前記宛先アドレスのうち、他の前記クラスタから送信される前記宛先アドレスをマスクすることにより、前記宛先アドレスが送受信される範囲を規定する、
請求項1の多段スイッチの制御回路。

【請求項4】
 
前記制御エレメントは、対応する前記単位スイッチに対する設定を決定したかを示すステータス信号を生成するステータス信号生成手段を更に備える、
請求項1から請求項3のいずれかの多段スイッチの制御回路。

【請求項5】
 
前記多段スイッチは、2N=2n(nは2以上の整数)を満たす2N個の前記入力ポートと2N個の前記出力ポートとを有し、N個の2入力2出力の前記単位スイッチを有する(2n-1)個の2N入力2N出力のスイッチ段を前記入力ポートと前記出力ポートとの間に配設したベネス網であり、
前記クラスタ形成手段は、前記入力ポート側からk番目(kは1から(2n-1)の整数)の前記スイッチ段を制御対象とするときに、2k-1個の前記クラスタを形成する、
請求項1から請求項4のいずれかの多段スイッチの制御回路。

【請求項6】
 
前記制御エレメントは、
当該制御エレメントに対応する前記単位スイッチに対して指定された前記宛先アドレスと他の制御エレメントに対応する前記単位スイッチに対して指定された他の前記宛先アドレスとに基づいて直接的及び/又は間接的に当該制御エレメントに対してリンクされた前記他の制御エレメントと当該制御エレメントとからなるグループにおいて、当該制御エレメントが前記グループにおける代表エレメントであるか否かを決定する代表エレメント決定部と、
当該制御エレメントが前記グループにおける代表エレメントであると前記代表エレメント決定部が決定した場合に、前記代表エレメントに対応する前記単位スイッチである代表スイッチの設定の初期値を前記バスに対して送信する初期値発生回路と
を備えている
請求項5記載の多段スイッチの制御回路。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2006347521thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close