Top > Search of Japanese Patents > SIGNAL REPRODUCING UNIT

SIGNAL REPRODUCING UNIT commons meetings

Patent code P09P006126
File No. K031P01
Posted date Sep 18, 2009
Application number P2008-050389
Publication number P2009-212551A
Patent number P4700705
Date of filing Feb 29, 2008
Date of publication of application Sep 17, 2009
Date of registration Mar 11, 2011
Inventor
  • (In Japanese)葛西 誠也
Applicant
  • (In Japanese)国立研究開発法人科学技術振興機構
Title SIGNAL REPRODUCING UNIT commons meetings
Abstract PROBLEM TO BE SOLVED: To detect a minute electric signal buried in noise by a simple device configuration, and to reduce area of a device easily by utilizing a semiconductor device especially.
SOLUTION: A signal reproducing unit 1 has: N pieces of FETs 61-6N having a gate terminal for receiving a common input signal VIN and a drain terminal to which a bias voltage VDD is applied; and an adder circuit 4 that is connected to the source terminals of the FETs 61-6N and composites current between the drain and source terminals of the FETs 61-6N for output. The FETs 61-6N and the bias voltage VDD are set so that the voltage of the gate terminal to which the common input signal VIN has been applied reaches a subthreshold region smaller than the threshold voltages of the FETs 61-6N.
Outline of related art and contending technology (In Japanese)


従来から、雑音が付加された微小電気信号の検出を行う際には、フィルタを用いて雑音成分を含む周波数成分を除去する手法や、入力信号を平均化することで雑音を減衰させる手法等が採られていた。また、下記特許文献1に記載されたように、パワースペクトルの解析や統計的解析等のデータ処理を繰り返し行うことによって、雑音に埋もれた微小信号の検出を行う手法も考案されている。
【特許文献1】
特開2002-221546号公報

Field of industrial application (In Japanese)


本発明は、雑音を含む入力信号を再生するための信号再生装置に関するものである。

Scope of claims (In Japanese)
【請求項1】
 
共通の入力信号をゲート端子に受け、ドレイン端子にバイアス電圧が印加される複数の電界効果トランジスタと、
前記複数の電界効果トランジスタのソース端子に接続されて、前記複数の電界効果トランジスタの前記ドレイン端子と前記ソース端子との間の電流を合成して出力する加算回路と
前記ドレイン端子に接続されて、前記バイアス電圧に雑音を付加するための雑音源とを備え、
前記複数の電界効果トランジスタ、及び前記バイアス電圧は、前記共通の入力信号が印加された前記ゲート端子の電圧が、前記複数の電界効果トランジスタの閾値電圧よりも小さいサブスレショルド領域となるように設定される、
ことを特徴とする信号再生装置。

【請求項2】
 
前記ゲート端子に接続されて、前記入力信号に雑音を付加するための雑音源をさらに備える、
ことを特徴とする請求項1記載の信号再生装置。

【請求項3】
 
前記ゲート端子の電圧が前記サブスレショルド領域になるように、前記入力信号にオフセットを付加する電圧源回路をさらに備える、
ことを特徴とする請求項1又は2に記載の信号再生装置。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2008050389thum.jpg
State of application right Registered
Reference ( R and D project ) PRESTO Materials and processes for innovative next-generation devices AREA
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close