Top > Search of Japanese Patents > DATA CREATION CIRCUIT AND METHOD FOR CREATING DATA

DATA CREATION CIRCUIT AND METHOD FOR CREATING DATA meetings

Patent code P09A014785
Posted date Nov 13, 2009
Application number P2006-198797
Publication number P2008-027176A
Patent number P5034041
Date of filing Jul 20, 2006
Date of publication of application Feb 7, 2008
Date of registration Jul 13, 2012
Inventor
  • (In Japanese)山川 烈
  • (In Japanese)田向 権
Applicant
  • (In Japanese)国立大学法人九州工業大学
Title DATA CREATION CIRCUIT AND METHOD FOR CREATING DATA meetings
Abstract

PROBLEM TO BE SOLVED: To provide a data creation circuit for achieving a compact self-organizing relationship network at high speed and a method for creating data.

SOLUTION: The data creation circuit includes: a local circuit 11 having a storage means for storing a plurality of pairs of input data and output data, and a first bit shift means for bit shifting output data related to the pairs, by the number of times corresponding to the distance between input data related to the pairs and predetermined input data, for at least some of the pairs of the plurality of input data and output data stored in the storage means; and a weighted average computing circuit 13 for creating output data matching the predetermined input data, based on the added values of the output data from the first bit shift means.

Outline of related art and contending technology (In Japanese)


データを用いて学習を行う装置及び入力データから出力データを生成する装置は数多く提案されているが、中でも、下記非特許文献1及び特許文献1に開示された自己組織化関係ネットワークは、入力データ及び出力データのペアとその評価値から制御対象を安定に制御するルール(入出力関係)を学習により抽出するとともに、抽出したルールのうち、入力データに適合する1又は複数を選出して、それらを用いて入力データに応じた出力データを生成するものであって、好ましい(評価の高い)入出力関係を学習により容易に獲得でき、活用できることから非常に優位性が高い。

【非特許文献1】山川烈・堀尾恵一,「自己組織化関係ネットワーク」, 電子情報通信学会論文誌, 社団法人電子情報通信学会,1999年8月1日,vol.E82-A,No.8,pp.1674-1678

【特許文献1】特開2000-122991号公報

Field of industrial application (In Japanese)


本発明はデータ生成回路及びデータ生成方法に関し、特に、入力データ及び出力データのペアとその評価値を用いた学習により抽出されたルールのうち、入力データに適合する1又は複数のルールを用いて、該入力データに応じた出力データを生成するデータ生成回路及びデータ生成方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
入力データ及び出力データのペアを複数記憶する記憶手段と、
前記記憶手段に記憶される前記複数の入力データ及び出力データのペアのうち少なくとも一部について、それらペアに係る入力データと所与の入力データとの各距離を所定回数だけ右にビットシフトさせて得られる回数だけ、それらペアに係る出力データをそれぞれ右にビットシフトさせる第1のビットシフト手段と、
前記少なくとも一部の入力データ及び出力データのペアについて、それらペアに係る入力データと前記所与の入力データとの各距離を所定回数だけ右にビットシフトさせて得られる回数だけ、1を右にビットシフトさせる第2のビットシフト手段と、
前記第1のビットシフト手段からの出力データの加算値を前記第2のビットシフト手段からの出力データの加算値で除算することにより、前記所与の入力データに応じた出力データを生成する重み付平均演算手段と、
を含むことを特徴とするデータ生成回路。

【請求項2】
 
請求項1に記載のデータ生成回路において、
前記記憶手段に記憶される前記複数の入力データ及び出力データのペアのそれぞれについて、該ペアに係る入力データと前記所与の入力データとの距離を算出するとともに、算出される距離の上位所定数ビットがすべて零であるか否かを判定する判定手段と、
前記判定手段の判定結果に基づいて、前記少なくとも一部の入力データ及び出力データのペアを選出するセレクタ手段と、
をさらに含むことを特徴とするデータ生成回路。

【請求項3】
 
請求項1又は2に記載のデータ生成回路において、
学習用の入力データ及び出力データのペア及び該ペアに対する評価値に基づいて、前記記憶手段に記憶される前記複数の入力データ及び出力データのペアを生成する学習手段をさらに含む、
ことを特徴とするデータ生成回路。

【請求項4】
 
請求項1乃至3のいずれかに記載のデータ生成回路において、
前記第1のビットシフト手段は、前記記憶手段に記憶される前記入力データ及び出力データのペアと同数のビットシフト回路を含み、各ビットシフト回路は、該ビットシフト回路に対応する前記入力データ及び出力データのペアについて、該ペアに係る入力データと前記所与のデータとの距離に応じた回数だけ、該ペアに係る出力データを右にビットシフトさせる、
ことを特徴とするデータ生成回路。

【請求項5】
 
記憶手段に記憶される複数の入力データ及び出力データのペアのうち少なくとも一部について、それらペアに係る入力データと所与の入力データとの各距離を所定回数だけ右にビットシフトさせて得られる回数だけ、それらペアに係る出力データをそれぞれ右にビットシフトさせるステップと、
前記少なくとも一部の入力データ及び出力データのペアについて、それらペアに係る入力データと前記所与の入力データとの各距離を所定回数だけ右にビットシフトさせて得られる回数だけ、1を右にビットシフトさせるステップと、
ビットシフト済みの出力データの加算値をビットシフト済みの1の加算値で除算することにより、前記所与の入力データに応じた出力データを生成するステップと、
を含むことを特徴とするデータ生成方法。
Industrial division
  • Computation controlling device
IPC(International Patent Classification)
Drawing

※Click image to enlarge.

JP2006198797thum.jpg
State of application right Right is in force
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close