Top > Search of Japanese Patents > GRAPHENE INTERGRATED CIRCUIT

GRAPHENE INTERGRATED CIRCUIT

Patent code P09A015068
File No. P2006-004-JP01
Posted date Feb 19, 2010
Application number P2006-163856
Publication number P2007-335532A
Patent number P5167479
Date of filing Jun 13, 2006
Date of publication of application Dec 27, 2007
Date of registration Jan 11, 2013
Inventor
  • (In Japanese)陽 完治
Applicant
  • (In Japanese)国立大学法人北海道大学
Title GRAPHENE INTERGRATED CIRCUIT
Abstract PROBLEM TO BE SOLVED: To provide a technology for integrating nonlinear elements containing graphene, and to improve degree of integration of a semiconductor.
SOLUTION: The graphene integrated circuit has nonlinear elements, containing graphene formed on a silicon surface of a silicon carbide substrate. Its manufacturing method comprises a step of preparing the silicon carbide substrate, having the silicon surface covered with an insulation film; a step of removing the insulating film on a plurality of desired portions, to expose the silicon surface; a step of heating the substrate to form graphene on the exposed portions; a step of forming ohmic electrodes on the graphene, or a step of heating the substrate, having the silicon surface to form graphene on the silicon surface; a step of isolating the graphene; a step of forming an insulation film on the trenches formed by the isolation; and a step of forming ohmic electrodes on the graphene.
Outline of related art and contending technology (In Japanese)


CMOS集積回路は、エレクトロニクスの基盤技術であるが、その半導体の集積度の向上を、ムーアの法則に示されるように維持することが困難になりつつある。具体的には、増大を続ける消費電力に伴う発熱が抑えられない状態にまで達していることがある。さらに、微細化に伴うショートチャンネル効果などの問題を抑えることと、寄生抵抗を低減することが相容れないため、微細化が行き詰まっていることがある。そのため、新しい材料を含めて様々な方法でこれを解決する努力が続けられている。それにより、カーボンナノチューブトランジスタが開発されたが、カーボンナノチューブトランジスタを集積化することは、本質的に困難である。



一方、カーボンナノチューブトランジスタをある意味で、たとえばコンタクト抵抗などの点で凌駕するデバイスポテンシャルを有するグラフェントランジスタが考えられている。従って、グラフェントランジスタを任意の部位に集積化できる技術があれば、半導体の集積度の向上が期待できる。



グラファイト(グラフェン超薄膜)を形成する技術としては、6H-シリコンカーバイドの(0001)シリコン面を熱処理することによって、シリコンを脱離させて超薄膜のエピタキシャルグラファイトを形成させることが報告されている(非特許文献1参照)。



一方、微傾斜面を有するシリコンカーバイドを特定の方法でエッチング処理すると、クリアなステップ/テラス構造となることが報告されている(非特許文献2参照)。
【非特許文献1】
J. Phys. Chem. B 2004, 108, 19912-19916
【非特許文献2】
Physical Review Letters. Volume 91, Number 22, 226107

Field of industrial application (In Japanese)


本発明は、グラフェンを含む非線形素子を有するグラフェン集積回路の製造方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路の製造方法であって、
絶縁膜で被覆されたシリコン面を有するシリコンカーバイド基板を準備するステップ、
複数の所望の部位の前記絶縁膜を除去して、シリコン面を露出させるステップ、
前記シリコンカーバイド基板を加熱することによって、前記露出部にグラフェンを形成するステップ、および
前記グラフェンにオーミック電極を形成するステップを含む製造方法。

【請求項2】
 
シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路の製造方法であって、
シリコン面を有するシリコンカーバイド基板を加熱することによって、当該シリコン面にグラフェンを形成するステップ、
前記グラフェンをドライエッチングによりアイソレーションするステップ、
前記アイソレーションにより形成された溝に絶縁膜を形成するステップ、および
前記グラフェンにオーミック電極を形成するステップを含む製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2006163856thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close