Top > Search of Japanese Patents > WIRING STRUCTURE OF THREE-DIMENSIONAL INTEGRATED ELECTRICAL CIRCUIT AND LAYOUT METHOD THEREFOR

WIRING STRUCTURE OF THREE-DIMENSIONAL INTEGRATED ELECTRICAL CIRCUIT AND LAYOUT METHOD THEREFOR meetings

Patent code P10A015388
File No. A0200138
Posted date Apr 9, 2010
Application number P2007-123980
Publication number P2008-282108A
Patent number P5024530
Date of filing May 8, 2007
Date of publication of application Nov 20, 2008
Date of registration Jun 29, 2012
Inventor
  • (In Japanese)鯉渕 道紘
  • (In Japanese)松谷 宏紀
Applicant
  • (In Japanese)大学共同利用機関法人情報・システム研究機構
Title WIRING STRUCTURE OF THREE-DIMENSIONAL INTEGRATED ELECTRICAL CIRCUIT AND LAYOUT METHOD THEREFOR meetings
Abstract PROBLEM TO BE SOLVED: To reduce wiring length and to reduce communication delays among a plurality of modules while maintaining high performance of a network and the quantity and function of hardware in a wiring structure of a three-dimensional integrated electrical circuit which connects the modules in a three-dimensional fashion.
SOLUTION: This wiring structure of the three-dimensional integrated electrical circuit is constituted by laminating two-dimensional integrated electrical circuit modules composed of the plurality of electrical circuit modules, a replacement connection means to connect the electrical circuit modules to each other, wiring to connect the electrical circuit modules and the replacement connection means, and wiring to connect the replacement connection means in a three-dimensional fashion. The wiring among the two-dimensional integrated electrical circuit modules is constituted through a through-via hole which penetrates approximately the center of the two-dimensional integrated electrical circuit modules, and the wiring structure to connect the electrical circuit modules and the replacement connection means is constituted using the Fat Tree topology or Fat H-Tree topology.
Outline of related art and contending technology (In Japanese)


半導体技術の進歩により、単一チップ上にプロセッサやメモリ、入出力(I/O)インタフェースなど複数の設計モジュールをタイル状に実装できるようになった。このようなタイルアーキテクチャでは、タイルだけでなくタイル同士を結合するための配線ネットワークを含めてチップ上に(主として2次元チップ上に)構成するチップ上ネットワーク(Network-on-Chip、略してNoCという。)トポロジが用いられ、そのネットワークトポロジはアプリケーションの性能と面積、消費電力を決定付ける一要素となっている。(非特許文献1参照)



近年注目を浴びているのが、チップの3次元化である。3次元集積回路(IC)は複数枚のウエハまたはダイを垂直方向に重ね合わせることで実現される。複数枚のチップを垂直方向に積み重ねることで、個々のチップの寸法を小さく抑えることができ、結果的に配線長および配線遅延を削減できる。(非特許文献2~4参照)



図23に2次元ICと3次元ICの比較を示す。図23(a)は通常の2次元ICを、図23(b)はそれと同面積の3次元ICを示す。この3次元ICでは4枚のチップを積層することにより、個々のチップの面積は1/4、チップの両端を結ぶ配線長は1/2に削減される。これに伴い配線遅延及び必要なリピータの数も削減される。



通常の2次元ICにおいては2-Dメッシュ(Mesh)や2-Dトーラス(Torus)などのグリッド型のトポロジが広く用いられている。3次元ICを想定したNoCの研究はまだ数が少ないが、3-D Meshや3-D Torusをベースにしたものがいくつか報告されている。これらは、通常の2次元NoCで広く用いられる2-D Meshや2-D Torusから容易に拡張できるという利点を持つ。



【非特許文献1】
Dally,W.J.and Towles,B.:Route Packets,Not Wires:On-Chip Interconnection Networks,Proceedings of the 38th Design Automation Conference,pp. 684-689 (2001)
【非特許文献2】
Davis,W.R.,Wilson,J.,Mick,S.,Xu,J.,Hua,H.,Mineo,C.,Sule,A.M.,Steer,M.and Franzon,P.D.:Demystifying 3D ICs:The Pros and Cons of Going Vertical,IEEE Design & Test of Computers,Vol.22,No.6,pp.498-510 (2005)
【非特許文献3】
Li,F.and et.al.:Design and Management of 3D Chip Multiprocessors Using Network-in-Memory,Proceedings of the International Symposium on Computer Architecture,pp.130-141 (2006)
【非特許文献4】
Das,S.and et.al.:Technology,Performance,and Computer Aided Design of Three-Demensional Integrated Circuits,Proceedings of the International Symposium on Physical Design,pp.108-115 (2004)

Field of industrial application (In Japanese)


本発明は三次元集積電気回路の配線構造及びそのレイアウト方法に関する。詳しくは、ツリー型のトポロジについて、垂直方向配線を用いて配線長を削減し、配線遅延を短縮可能とする三次元集積電気回路の配線構造及びそのレイアウト方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
複数の電気回路モジュールと、前記電気回路モジュールを相互に交換接続する交換接続手段と、前記電気回路モジュールと前記交換接続手段とを接続する配線及び前記交換接続手段間を接続する配線とで構成される二次元集積電気回路モジュールを三次元的に積層して構成される三次元集積電気回路の配線構造であって;
前記二次元集積電気回路モジュール間の配線は複数の前記二次元集積電気回路モジュールをその二次元平面に垂直な方向に貫通する貫通ビアを通して布設され;
前記電気回路モジュールと前記交換接続手段とを接続する配線及び前記交換接続手段間を接続する配線はファットツリートポロジを用いて構成され;
前記電気回路モジュールは少なくとも3層のレイヤーモジュールを構成し、前記3層のレイヤーモジュールを下層から順に、第m-1レイヤーモジュール、第mレイヤーモジュール、第m+1レイヤーモジュールとすると、複数の第m-1レイヤモジュールを二次元平面に配置して前記第mレイヤモジュールを構成し、複数の前記第mレイヤモジュールを三次元空間に積層して前記第m+1レイヤモジュールを構成し;
複数の前記第m-1レイヤモジュール内に第mランク交換接続手段に繋がる2つ又は4つの第m-1ランク交換接続手段を備え、複数の前記第mレイヤモジュールの各層に4つの前記第m-1ランク交換接続手段と2つ又は4つの第m+1ランク交換接続手段に繋がる第mランク交換接続手段を備える;
三次元集積電気回路の配線構造。

【請求項2】
 
複数の電気回路モジュールと、前記電気回路モジュールを相互に交換接続する交換接続手段と、前記電気回路モジュールと前記交換接続手段とを接続する配線及び前記交換接続手段間を接続する配線とで構成される二次元集積電気回路モジュールを三次元的に積層して構成される三次元集積電気回路の配線構造であって;
前記二次元集積電気回路モジュール間の配線は複数の前記二次元集積電気回路モジュールをその二次元平面に垂直な方向に貫通する貫通ビアを通して布設され;
前記電気回路モジュールと前記交換接続手段とを接続する配線及び前記交換接続手段間を接続する配線はファットエイチツリートポロジを用いて構成され;
前記電気回路モジュールは少なくとも3層のレイヤーモジュールを構成し、前記3層のレイヤーモジュールを下層から順に、第m-1レイヤーモジュール、第mレイヤーモジュール、第m+1レイヤーモジュールとすると、複数の前記第m-1レイヤモジュールを二次元平面に配置して前記第mレイヤモジュールを構成し、複数の前記第mレイヤモジュールを三次元空間に積層して前記第m+1レイヤモジュールを構成し;
前記第m-1レイヤモジュールに4つの第m-1ランク交換接続手段と1つの第m+1ランク交換接続手段に繋がる第mランク交換接続手段を備え、前記第mレイヤモジュールに4つの第mランク交換接続手段に繋がる前記第m+1ランク交換接続手段を備える;
三次元集積電気回路の配線構造。

【請求項3】
 
前記交換接続手段を制御する制御手段と前記交換接続手段と前記制御手段とを接続する制御信号線を備え;
前記二次元集積電気回路モジュール間に布設される制御信号線は貫通ビアを通して配線される;
請求項1又は請求項2に記載の三次元集積電気回路の配線構造。

【請求項4】
 
前記貫通ビアの少なくとも1つは前記二次元集積電気回路モジュールのほぼ中央を貫通する;
請求項1乃至請求項3のいずれか1項に記載の三次元集積電気回路の配線構造。

【請求項5】
 
各電気回路領域は同一寸法の正方形又は長方形である;
請求項1乃至請求項4のいずれか1項に記載の三次元集積電気回路の配線構造。

【請求項6】
 
下位の交換接続手段に繋がる上位の交換接続手段は2個または4個である;
請求項1に記載の三次元集積電気回路の配線構造。

【請求項7】
 
電気回路モジュールを二次元平面に2行2列に配置して第1レイヤモジュールを構成し;
第1レイヤモジュールを二次元平面に2行2列に配置して第2レイヤモジュールを構成し;
第m-1レイヤモジュールを二次元平面に2行2列に配置して第mレイヤモジュールを構成し;
第mレイヤモジュールを三次元空間に4層積層して第m+1レイヤモジュールを構成し;
第m+1レイヤモジュールを三次元空間に4層積層して第m+2レイヤモジュールを構成し;
第n-1レイヤモジュールを三次元空間に4層積層して第nレイヤモジュールを構成し(1<m<nとする);
4個の第1レイヤモジュールの面心付近に4つの電気回路領域と2つ又は4つの第2ランク交換接続手段に繋がる第1ランク交換接続手段を備え;
4個の第2レイヤモジュールの面心付近に4つの第1ランク交換接続手段と2つ又は4つの第3ランク交換接続手段に繋がる第2ランク交換接続手段を備え;
4個の第m-1レイヤモジュールの面心付近に4つの第m-2ランク交換接続手段と2つ又は4つの第mランク交換接続手段に繋がる第m-1ランク交換接続手段を備え;
4層の第mレイヤモジュールの各層に4つの第m-1ランク交換接続手段と2つ又は4つの第m+1ランク交換接続手段に繋がる第mランク交換接続手段を備え;
4層の第mレイヤモジュールを貫き4つの第mランク交換接続手段と第m+1ランク交換接続手段を繋ぐ第mの垂直方向配線を備え;
4層の第m+1レイヤモジュールの各層に4つの第mランク交換接続手段と2つ又は4つの第m+2ランク交換接続手段に繋がる第m+1ランク交換接続手段を備え;
4層の第m+1レイヤモジュールを貫き4つの第m+1ランク交換接続手段と第m+2ランク交換接続手段を繋ぐ第m+1の垂直方向配線を備え;
4層の第n-1レイヤモジュールの各層に4つの第n-2ランク交換接続手段と2つ又は4つの第nランク交換接続手段に繋がる第n-1ランク交換接続手段を備え;
4層の第n-1レイヤモジュールを貫き4つの第n-1ランク交換接続手段と第nランク交換接続手段を繋ぐ第n-1の垂直方向配線を備える;
請求項1に記載の三次元集積電気回路の配線構造。

【請求項8】
 
電気回路モジュールを二次元平面に2行2列に配置して第1レイヤモジュールを構成し;
第1レイヤモジュールを二次元平面に2行2列に配置して第2レイヤモジュールを構成し;
第m-1レイヤモジュールを二次元平面に2行2列に配置して第mレイヤモジュールを構成し;
4個の第1レイヤモジュールの面心付近に4つの電気回路領域と1つの第2ランク交換接続手段に繋がる第1ランク交換接続手段を備え;
4個の第2レイヤモジュールの面心付近に4つの第1ランク交換接続手段と1つの第3ランク交換接続手段に繋がる第2ランク交換接続手段を備え;
4個の第m-1レイヤモジュールの面心付近に4つの第m-2ランク交換接続手段と1つの第mランク交換接続手段に繋がる第m-1ランク交換接続手段を備え;
前記全ての第1ランク交換接続手段乃至第m-1ランク交換接続手段を右方向及び下方向に1モジュールずつ循環シフトした位置に第1ランク交換接続手段乃至第m-1ランク交換接続手段を備え;
第mレイヤモジュールを三次元空間に4層積層して第m+1レイヤモジュールを構成し;
第m+1レイヤモジュールを三次元空間に4層積層して第m+2レイヤモジュールを構成し;
第n-1レイヤモジュールを三次元空間に4層積層して第nレイヤモジュールを構成し(1<m<nとする);
4層の第mレイヤモジュールの重心付近の第m-1レイヤモジュールに4つの第m-1ランク交換接続手段と1つの第m+1ランク交換接続手段に繋がる第mランク交換接続手段を備え;
4層の第mレイヤモジュールを貫き4つの第mランク交換接続手段と第m+1ランク交換接続手段を繋ぐ第mの垂直方向配線を備え;
4層の第m+1レイヤモジュールの重心付近の第mレイヤモジュールに4つの第mランク交換接続手段と1つの第m+2ランク交換接続手段に繋がる第m+1ランク交換接続手段を備え;
4層の第m+1レイヤモジュールを貫き4つの第m+1ランク交換接続手段と第m+2ランク交換接続手段を繋ぐ第m+1の垂直方向配線を備え;
4層の第n-1レイヤモジュールの重心付近の第n-2レイヤモジュールに4つの第n-2ランク交換接続手段と1つの第nランク交換接続手段に繋がる第n-1ランク交換接続手段を備え;
4層の第n-1レイヤモジュールを貫き4つの第n-1ランク交換接続手段と第nランク交換接続手段を繋ぐ第n-1の垂直方向配線を備え;
前記第mレイヤモジュール乃至前記第nレイヤモジュール内の電気回路モジュールの配置は第nレイヤモジュールを二次元平面に展開配置したときの行列の並びを折畳んで積層した順序に再配置した構成とし;
前記全ての第1ランク交換接続手段乃至第m-1ランク交換接続手段を右方向及び下方向に1モジュールずつ循環シフトした位置に配置された第1ランク交換接続手段乃至第m-1ランク交換接続手段については、前記第mレイヤモジュール乃至前記第nレイヤモジュール内の電気回路モジュールの配置を第nレイヤモジュールを二次元平面に展開配置したときの行列の並びを折畳んで積層した順序に再配置した構成とし;
同一の第1レイヤモジュールに属する電気回路モジュールで第1ランク交換接続手段と異なる二次元平面に配置されたものと前記第1ランク交換接続手段を繋ぐ第1の垂直方向配線を備え;
前記再配置した第mレイヤモジュール乃至第nレイヤモジュールにおいても前記第mランク交換接続手段乃至前記第nランク交換接続手段と同様の接続関係を有する;
請求項2に記載の三次元集積電気回路の配線構造。

【請求項9】
 
複数の電気回路モジュールと、前記電気回路モジュールを相互に交換接続する交換接続手段と、前記電気回路モジュールと前記交換接続手段とを接続する配線及び前記交換接続手段間を接続する配線とで構成される二次元集積電気回路モジュールを三次元的に積層して構成される三次元集積電気回路の配線構造であって;
前記二次元集積電気回路モジュール間の配線は複数の前記二次元集積電気回路モジュールをその二次元平面に垂直な方向にほぼ直線上に並べて配置された無線送受信手段を介して構成され;
前記電気回路モジュールと前記交換接続手段とを接続する配線及び前記交換接続手段間を接続する配線はファットツリートポロジを用いて構成され;
前記電気回路モジュールは少なくとも3層のレイヤーモジュールを構成し、前記3層のレイヤーモジュールを下層から順に、第m-1レイヤーモジュール、第mレイヤーモジュール、第m+1レイヤーモジュールとすると、複数の第m-1レイヤモジュールを二次元平面に配置して前記第mレイヤモジュールを構成し、複数の前記第mレイヤモジュールを三次元空間に積層して前記第m+1レイヤモジュールを構成し;
複数の前記第m-1レイヤモジュール内に第mランク交換接続手段に繋がる2つ又は4つの第m-1ランク交換接続手段を備え、複数の前記第mレイヤモジュールの各層に4つの前記第m-1ランク交換接続手段と2つ又は4つの第m+1ランク交換接続手段に繋がる第mランク交換接続手段を備える;
三次元集積電気回路の配線構造。

【請求項10】
 
複数の電気回路モジュールと、前記電気回路モジュールを相互に交換接続する交換接続手段と、前記電気回路モジュールと前記交換接続手段とを接続する配線及び前記交換接続手段間を接続する配線とで構成される二次元集積電気回路モジュールを三次元的に積層して構成される三次元集積電気回路の配線構造であって;
前記二次元集積電気回路モジュール間の配線は複数の前記二次元集積電気回路モジュールをその二次元平面に垂直な方向にほぼ直線上に並べて配置された無線送受信手段を介して構成され;
前記電気回路モジュールと前記交換接続手段とを接続する配線及び前記交換接続手段間を接続する配線はファットエイチツリートポロジで構成され;
前記電気回路モジュールは少なくとも3層のレイヤーモジュールを構成し、前記3層のレイヤーモジュールを下層から順に、第m-1レイヤーモジュール、第mレイヤーモジュール、第m+1レイヤーモジュールとすると、複数の前記第m-1レイヤモジュールを二次元平面に配置して前記第mレイヤモジュールを構成し、複数の前記第mレイヤモジュールを三次元空間に積層して前記第m+1レイヤモジュールを構成し;
前記第m-1レイヤモジュールに4つの第m-1ランク交換接続手段と1つの第m+1ランク交換接続手段に繋がる第mランク交換接続手段を備え、前記第mレイヤモジュールに4つの第mランク交換接続手段に繋がる前記第m+1ランク交換接続手段を備える;
三次元集積電気回路の配線構造。

【請求項11】
 
前記電気回路モジュールは空モジュールを含む;
請求項1乃至請求項10のいずれか1項に記載の三次元集積電気回路の配線構造。

【請求項12】
 
複数の電気回路モジュールと、前記電気回路モジュールを相互に交換接続する交換接続手段と、前記電気回路モジュールと前記交換接続手段とを接続する配線及び前記交換接続手段間を接続する配線とで構成される二次元集積電気回路モジュールを三次元的に積層して構成される三次元集積電気回路の配線構造であって;
前記二次元集積電気回路モジュール間の配線は複数の前記二次元集積電気回路モジュールをその二次元平面に垂直な方向に貫通する貫通ビアを通して布設され;
前記電気回路モジュールと前記交換接続手段とを接続する配線及び前記交換接続手段間を接続する配線はファットツリートポロジを用いて構成され;
前記電気回路モジュールは少なくとも3層のレイヤーモジュールを構成し、前記3層のレイヤーモジュールを下層から順に、第m-1レイヤーモジュール、第mレイヤーモジュール、第m+1レイヤーモジュールとすると、複数の第m-1レイヤモジュールを二次元平面に配置して前記第mレイヤモジュールを構成し、複数の前記第mレイヤモジュールを三次元空間に積層して前記第m+1レイヤモジュールを構成し、
複数の前記第m-1レイヤモジュール内に第mランク交換接続手段に繋がる2つ又は4つの第m-1ランク交換接続手段を備え、複数の前記第mレイヤモジュールの各層に4つの前記第m-1ランク交換接続手段と2つ又は4つの第m+1ランク交換接続手段に繋がる第mランク交換接続手段を備える;
三次元集積電気回路の配線構造のレイアウト方法であって;
前記ファットツリートポロジを前記二次元集積電気回路モジュールに相当するチップ対応に分割するツリー分割工程と;
前記三次元集積電気回路を二次元平面に展開した状態で、前記電気回路モジュールと前記交換接続手段の配置を行なうノードマッピング工程と;
前記ノードマッピング工程で配置された前記三次元集積電気回路を前記ツリー分割工程で分割した前記二次元集積電気回路モジュールを積層するように折り畳む折り畳み工程と;
前記折り畳み工程で各チップに配置された前記交換接続手段のうちチップ間に分散された上位ランクの交換接続手段間を垂直方向配線でリンクするリンク工程とを備える;
三次元集積電気回路の配線構造のレイアウト方法。

【請求項13】
 
複数の電気回路モジュールと、前記電気回路モジュールを相互に交換接続する交換接続手段と、前記電気回路モジュールと前記交換接続手段とを接続する配線及び前記交換接続手段間を接続する配線とで構成される二次元集積電気回路モジュールを三次元的に積層して構成される三次元集積電気回路の配線構造であって;
前記二次元集積電気回路モジュール間の配線は複数の前記二次元集積電気回路モジュールをその二次元平面に垂直な方向に貫通する貫通ビアを通して布設され;
前記電気回路モジュールと前記交換接続手段とを接続する配線及び前記交換接続手段間を接続する配線はファットエイチツリートポロジを用いて構成され;
前記電気回路モジュールは少なくとも3層のレイヤーモジュールを構成し、前記3層のレイヤーモジュールを下層から順に、第m-1レイヤーモジュール、第mレイヤーモジュール、第m+1レイヤーモジュールとすると、複数の前記第m-1レイヤモジュールを二次元平面に配置して前記第mレイヤモジュールを構成し、複数の前記第mレイヤモジュールを三次元空間に積層して前記第m+1レイヤモジュールを構成し、
前記第m-1レイヤモジュールに4つの第m-1ランク交換接続手段と1つの第m+1ランク交換接続手段に繋がる第mランク交換接続手段を備え、前記第mレイヤモジュールに4つの第mランク交換接続手段に繋がる前記第m+1ランク交換接続手段を備える;
三次元集積電気回路の配線構造のレイアウト方法であって;
前記ファットエイチツリートポロジを前記二次元集積電気回路モジュールに相当するチップ対応に分割するツリー分割工程と;
前記三次元集積電気回路を二次元平面に展開した状態で、前記電気回路モジュールと前記交換接続手段の配置を行なうノードマッピング工程と;
前記ノードマッピング工程で配置された前記三次元集積電気回路を前記ツリー分割工程で分割した前記二次元集積電気回路モジュールを積層するように折り畳む折り畳み工程と;
前記折り畳み工程で各チップに配置された前記交換接続手段のうちチップ間に分散された上位ランクの交換接続手段間を垂直方向配線でリンクするリンク工程とを備える;
三次元集積電気回路の配線構造のレイアウト方法。

【請求項14】
 
請求項12又は請求項13に記載の三次元集積電気回路の配線構造のレイアウト方法をコンピュータに実行させるためのコンピュータ読み取り可能なプログラム。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2007123980thum.jpg
State of application right Registered
(In Japanese)情報・システム研究機構 国立情報学研究所(NII)は、我が国唯一の情報系に特化した研究所です。NIIでは、外部資金による研究成果の社会還元を中心に、技術移転活動に積極的に取り組んでいます。上記の発明にライセンス対象や共同開発対象として関心をお持ちいただいた方は、国立情報学研究所 社会連携推進室までお気軽にお問合せください。


PAGE TOP

close
close
close
close
close
close
close