Top > Search of Japanese Patents > FUNCTIONAL DEVICE AND MANUFACTURING METHOD THEREFOR

FUNCTIONAL DEVICE AND MANUFACTURING METHOD THEREFOR

Patent code P110002049
File No. S2008-0777-N0
Posted date Mar 29, 2011
Application number P2008-179645
Publication number P2010-017805A
Patent number P5610177
Date of filing Jul 9, 2008
Date of publication of application Jan 28, 2010
Date of registration Sep 12, 2014
Inventor
  • (In Japanese)田中 秀治
  • (In Japanese)江刺 正喜
Applicant
  • (In Japanese)国立大学法人東北大学
Title FUNCTIONAL DEVICE AND MANUFACTURING METHOD THEREFOR
Abstract PROBLEM TO BE SOLVED: To provide a functional device capable of integrating an integrated circuit substrate, a micromachine, and a LTCC substrate to serve as a cover on a wafer level, and a manufacturing method for the functional device.
SOLUTION: The functional device 10 is composed of the integrated circuit substrate 11 on which an integrated circuit is installed, a cover substrate 13 that covers the integrated circuit substrate 11, a peripheral sealing part 14 that seals the integrated circuit substrate 11 and cover substrate 13, and a micromachine 12 which is installed between the integrated circuit substrate 11 and cover substrate 13 and is electrically connected to either the integrated circuit substrate 11 or cover substrate 13.
Outline of related art and contending technology (In Japanese)


従来、Si基板に大規模集積回路(以下、大規模集積回路をLSIと呼ぶ)を組み込んだ所謂LSI基板に対して、マイクロマシン(以下、MEMS(Micro Electro Mechanical System)と呼ぶ。)を組み込む場合には、表面マイクロマシニングによってLSIとMEMSをSi基板上に同時に作製する方法が知られている。この方法においては、MEMSを構成する多結晶シリコン(Si)のストレス緩和のために、例えば1000℃以上で30分の高温プロセスのアニール処理が必要である。従って、デザインルールの小さい、例えば1μm程度以下の微細なLSIを集積化することが困難である。



多結晶シリコン(Si)を多結晶シリコンゲルマニウム(SiGe)に変更すれば、プロセス温度は400℃程度まで低くすることができるが、多結晶SiGeの組成制御等が難しい。また、メタライゼーションによる表面マイクロマシニングの場合には、スパッタ金属膜やめっき膜によりMEMSを作製することになるため、振動したとき等の機械的特性が良くない。さらに、パッケージは別に手当する必要がある。また、LSIとMEMSをSi基板上に同時に作製することから、LSI基板の製造を一般的なLSIファンドリに委託することができないことが多い。さらに、LSIの直上にMEMSを構成することができないので、Si基板の面積効率が低くなってしまう。



これに対して、SOI(Silicon On Insulator)基板の一部にLSIを形成しておき、集積回路が形成されていない領域に、RIEや薄膜堆積等の低温プロセスによりMEMSを作製する方法も知られている。この方法においては、MEMSの材料として機械的特性に優れる単結晶Siを利用できるが、同様にLSIの直上にMEMSを構成することができないので、Si基板の面積効率が低くなってしまう。従って、高価な最先端LSIに適用することは、コストの観点から困難である。また、MEMSの加工は、LSIを損傷させないものに限定されてしまう。さらに、この場合も、パッケージは別に手当する必要がある。



また、LSI基板に犠牲層となるSi酸化膜(SiO2)又はスピンオンガラスを介して単結晶シリコンを貼り合わせて、MEMSを作製する方法も知られている。この方法においては、MEMSの加工は、同様にLSIを損傷させないものに限定されてしまうと共に、LSI基板又はMEMSに配設されているSiO2が、上記犠牲層のSiO2等のエッチングの際に損傷するおそれがあり、接合時の歩留まりの点で不利であり、さらにパッケージは別に手当する必要がある。



さらに、SiウェハにMEMSを埋め込んで、その上にLSIを作製する方法も知られている。この方法においては、MEMSを埋め込むために成長させたSiは、MEMS上ではLSIに適さない多結晶になるので、同様にLSIの直上にMEMSを構成することができない。したがって、Si基板の面積効率が低くなってしまい、高価な最先端LSIに適用することは、コストの観点から困難である。また、Siウェハに埋め込めるMEMSは材料や作製工程に制約が多い。



このようにして、何れの方法においても、特に最先端LSIと高性能MEMSの組合せにおいて、LSIとMEMSのプロセス整合性を考慮する必要があるので、作製できるMEMSが限定されてしまう。例えば、PZT等の高温プロセスを必要とするMEMSを利用することはできず、また二種以上のMEMSの集積化にも対応することができない。したがって、このようなMEMSは、チップレベルでの集積化及びパッケージングが一般的であり、そのためデバイスの小型化に限界があり、寄生容量、寄生抵抗、寄生インダクタンス等のために、高性能化にも限界がある。



ところで、基板にインダクタ、抵抗、コンデンサ等の受動部品を組み込んだ所謂LTCC(Low Temperature Cofired Ceramic)基板が知られている。しかしながら、このようなLTCC基板とLSI基板及びMEMSとの集積化は、現在のところ試みられていない。



これに対して、特許文献1には、少なくとも一つのMEMS及び少なくとも一つのゲルマニウムパターン層を含む第一のSi基板と、少なくとも一つのアルミニウム層及び一つの電気接点を含む第二のSi基板と、を備えており、ゲルマニウム層がアルミニウム層に接合されて、強い電気的及び機械的接触を生ずることを特徴とする、ウェハ構造体が開示されている。



特許文献2には、MEMSをマイクロマシンチップに対してSLID(Solid Liquid Interdiffusion)接合によって貼付け、次に蓋をMEMSチップにSLID接合によって貼付けることで構成されたMEMSベースデバイスが開示されている。



【特許文献1】
国際公開第2006/101769号パンフレット
【特許文献2】
米国特許第6793829号明細書

Field of industrial application (In Japanese)



本発明は、集積回路基板にマイクロマシンを積層した、機能デバイス及びその製造方法 に関するものである。

Scope of claims (In Japanese)
【請求項1】
 
Si基板の犠牲層上に形成されたSiデバイス層にマイクロマシンを作製する第一の段階と、
上記Si基板とほぼ同じ熱膨張率の材料から成るカバー基板の下面に封止用及び接合用の金属パッドを形成する第二の段階と、
内部に集積回路が構成された集積回路基板の上面に接合用及び封止用の金属パッドを形成し、該金属パッド上に金属バンプを形成する第三の段階と、
上記第三の段階で形成された上記金属バンプの上に接合層及び封止部を形成する第四の段階と、
上記第一の段階で作製された上記マイクロマシンを、上記第二の段階で上記金属パッドを形成された上記カバー基板に対して陽極接合によって接合し、上記犠牲層をエッチングして上記Si基板を除去する第五の段階と、
上記集積回路基板上に上記カバー基板を載置して、上記封止部を用いて上記集積回路基板と上記カバー基板とを接合し、これら集積回路基板及びカバー基板の間の領域を封止する第六の段階と、
を含んでいることを特徴とする、機能デバイスの製造方法。

【請求項2】
 
Si基板の犠牲層上に形成されたSiデバイス層にマイクロマシンを作製する第一の段階と、
上記Si基板とほぼ同じ熱膨張率の材料から成るカバー基板の下面に封止用及び接合用の金属パッドを形成し、該金属パッド上に接合層及び封止部を形成する第二の段階と、
内部に集積回路が構成された集積回路基板の上面に接合用の金属パッド及び封止用の金属パッドを形成し、該金属パッド上に金属バンプを形成する第三の段階と、
上記第三の段階で形成された金属バンプのうち、上記マイクロマシンと接合する該金属バンプ上に接合層を形成する第四の段階と、
上記第一の段階で作製された上記マイクロマシンを上記第四の段階で接合層を形成された集積回路基板に対して金属接合によって接合し、上記犠牲層をエッチングして上記Si基板を除去する第五の段階と、
上記集積回路基板上に上記カバー基板を載置して、上記カバー基板上の封止部を用いて上記集積回路基板と上記カバー基板とを接合し、これら集積回路基板及びカバー基板の間の領域を封止する第六の段階と、
を含んでいることを特徴とする、機能デバイスの製造方法。

【請求項3】
 
前記第三の段階で金属パッド上に形成される金属バンプが、前記第六の段階で液相にならない材料で成ることを特徴とする、請求項1又は2に記載の機能デバイスの製造方法。

【請求項4】
 
前記犠牲層はGe又は樹脂から成ることを特徴とする、請求項13の何れか記載の機能デバイスの製造方法。

【請求項5】
 
前記第六の段階が、真空,不活性ガス及び乾燥ガスの何れかの雰囲気中で行われることを特徴とする、請求項14の何れかに記載の機能デバイスの製造方法。

【請求項6】
 
前記第一の段階で、前記マイクロマシン作製と同時に、前記集積回路基板と前記カバー基板とを所定の間隔にするためのストッパ部を形成し、
前記第三の段階で、上記集積回路基板上のストッパ部に対応する金属パッド上に金属バンプを形成し、
前記第五の段階で、このストッパ部を上記マイクロマシンと共に、カバー基板の下面に陽極接合によって接合し、
前記第六の段階で、上記ストッパ部を上記集積回路基板上の対応する金属パッドに当接させることを特徴とする、請求項1、4又は5に記載の機能デバイスの製造方法。

【請求項7】
 
前記第二の段階で、前記カバー基板として内部に受動部品を内蔵するセラミック基板を使用して、
前記第六の段階で、前記カバー基板内の受動部品を前記集積回路基板内の集積回路に対して接続することを特徴とする、請求項15の何れかに記載の機能デバイスの製造方法。

【請求項8】
 
前記第二の段階で、前記カバー基板としてガラス基板を使用して、
前記第五の段階で、前記マイクロマシンを上記ガラス基板に移転することを特徴とする、請求項25の何れかに記載のマイクロマシン及び集積回路が一体化されたデバイスの製造方法。

【請求項9】
 
前記第二の段階で、前記カバー基板として、上下に貫通する貫通配線を備えたガラス基板を使用して、
前記第六の段階で、前記集積回路基板内の集積回路及びマイクロマシンの取出し電極を、上記貫通配線を介してカバー基板の上面に露出させることを特徴とする、請求項8に記載の機能デバイスの製造方法。

【請求項10】
 
前記第三の段階で、前記集積回路基板として、上下に貫通する貫通配線を備えた集積回路基板を使用して、
前記第六の段階で、前記集積回路基板内の集積回路及びマイクロマシンの取出し電極を、上記貫通配線を介して集積回路基板の下面に露出させることを特徴とする、請求項8に記載の機能デバイスの製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2008179645thum.jpg
State of application right Registered
Please contact us by facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close