Top > Search of Japanese Patents > METHOD FOR PRODUCING SEMICONDUCTOR STRUCTURE

METHOD FOR PRODUCING SEMICONDUCTOR STRUCTURE UPDATE_EN

Patent code P110002081
File No. S2008-0956-N0
Posted date Mar 31, 2011
Application number P2008-223713
Publication number P2010-058988A
Patent number P5655228
Date of filing Sep 1, 2008
Date of publication of application Mar 18, 2010
Date of registration Dec 5, 2014
Inventor
  • (In Japanese)冨岡 克広
  • (In Japanese)福井 孝志
  • (In Japanese)本久 順一
  • (In Japanese)原 真二郎
Applicant
  • (In Japanese)国立大学法人北海道大学
Title METHOD FOR PRODUCING SEMICONDUCTOR STRUCTURE UPDATE_EN
Abstract PROBLEM TO BE SOLVED: To arrange a semiconductor nanowire extending vertically to the face of a substrate, on a Group IV semiconductor represented by a silicon substrate.
SOLUTION: The present method for producing the semiconductor structure comprises the steps of: preparing a substrate having a group IV semiconductor substrate with (111) plane and an insulating film covering the (111) plane and having an opening part; heat-treating the substrate at a low temperature to convert the (111) plane into (111)1×1 plane; feeding a group III raw material or group V raw material onto the substrate under a low temperature condition, to convert the (111) plane into (111)A plane or (111)B plane; growing a group III-V compound semiconductor nanowire from the (111) plane of the group IV semiconductor substrate through the opening part. The group IV semiconductor substrate may be a silicon substrate or a germanium substrate.
Outline of related art and contending technology (In Japanese)

シリコントランジスタを高性能化するために、1)トランジスタを柱状として高密度に集積化すること、2)シリコンよりも電子移動度が高い半導体材料をシリコン基板の一部に集積すること、が提案されている。つまり、シリコン基板上にIII-V族化合物半導体のナノワイヤを成長させれば、シリコントランジスタの高性能化が実現されうる。

シリコン基板上にIII-V族化合物半導体(GaP、GaAs、InP、InAsなど)ナノワイヤを成長させた例が報告がされている(非特許文献1~3を参照)。ところが、これらの報告では、1)シリコン基板上に成長させるナノワイヤを位置制御できなかったり、2)ナノワイヤの成長方向を制御できないなどの問題がある。
【非特許文献1】
Nano Lett, 4. 1987 (2004)
【非特許文献2】
Appl. Phys. Lett., 89, 033114 (2006)
【非特許文献3】
Adv. Mat, 19, 1801 (2007)

Field of industrial application (In Japanese)

本発明は、半導体基板と、その表面から延びる半導体ナノワイヤとを含む半導体構造物の製造方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
IV族半導体基板と、前記IV族半導体基板の表面から垂直に延びるIII-V族化合物半導体ナノワイヤとを含む半導体構造物の製造方法であって、
(111)面を有するIV族半導体基板と、前記(111)面を被覆し、開口部を有する絶縁膜とを含む基板を準備するステップと、
前記基板について、化合物半導体ナノワイヤを成長させるのに必要な温度範囲よりも高い温度で高温熱処理を行うことにより生じた(111)7×7面を介し、化合物半導体ナノワイヤを成長させるのに必要な温度範囲よりも低い温度で低温熱処理をして(111)1×1面とするステップと、
前記基板に前記低温熱処理の条件下で、III族原料またはV族原料を供給して、前記(111)1×1面を、(111)A面または(111)B面に変換するステップと、
前記(111)A面または(111)B面に、V族原料とIII族原料を交互に供給することで、III-V族化合物半導体の薄膜を形成するステップと、
前記III-V族化合物半導体の薄膜を形成した後に、前記IV族半導体基板の表面から前記開口部を通して、III-V化合物半導体ナノワイヤを成長させるステップとを含む、製造方法。

【請求項2】
 
前記開口部を有する絶縁膜を含む基板を準備した後に、前記基板を高温熱処理することにより、前記IV半導体基板の表面に形成された自然酸化膜を除去するステップ、をさらに含む、請求項1に記載の製造方法。

【請求項3】
 
前記(111)A面または(111)B面に、V族原料とIII族原料を交互に供給するステップは、
前記変換された面が前記(111)A面のときはまずIII族原料を供給し、その後V族原料とIII族原料を交互に供給し、
前記変換された面が前記(111)B面のときはまずV族原料を供給し、その後III族原料とV族原料を交互に供給する、請求項1に記載の製造方法。

【請求項4】
 
前記(111)面を(111)1×1面とするステップと、前記(111)面を前記(111)A面または(111)B面に変換するステップとを、順に行なうか、または同時に行う、請求項1に記載の製造方法。

【請求項5】
 
前記IV族半導体基板はシリコン基板またはゲルマニウム基板である、請求項1に記載の製造方法。

【請求項6】
 
前記III族原料は、ホウ素、アルミニウム、ガリウム、インジウムおよびタリウムのいずれかを含むガスである、請求項1に記載の製造方法。

【請求項7】
 
前記V族原料は、窒素、リン、ヒ素、アンチモン、ビスマスのいずれかを含むガスである、請求項1に記載の製造方法。

【請求項8】
 
前記III-V化合物半導体は、InAs、InP、GaAs、GaN、InSb、GaSb、AlSb、AlGaAs、InGaAs、InGaN、AlGaN、GaNAs、InAsSb、GaAsSb、InGaSb、AlInSb、InGaAlN、AlInGaP、InGaAsPまたはGaInAsN、InGaAlSb、InGaAsSb、AlInGaPSbである、請求項1に記載の製造方法。

【請求項9】
 
前記(111)面を被覆する絶縁膜は、前記IV族半導体基板の表面の熱酸化膜である、請求項1に記載の製造方法。

【請求項10】
 
IV族半導体基板と、前記IV族半導体基板の(111)面を(111)1×1面を経て変換された(111)A面または(111)B面の表面から延びる、複数本のIII-V族化合物半導体ナノワイヤとを含む半導体構造物であって、
前記複数本のIII-V族化合物半導体ナノワイヤのうちの90%以上が、前記IV族半導体基板の前記(111)A面または前記(111)B面の表面から垂直に延びている、半導体構造物。

【請求項11】
 
前記IV族半導体基板の表面1cm2あたり、1億本以上の前記III-V族化合物半導体ナノワイヤを有する、請求項10に記載の半導体構造物。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2008223713thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close