Top > Search of Japanese Patents > FILTERING DEVICE, SPREAD MODULATION DEVICE, FILTERING METHOD, SPREAD MODULATION METHOD, PROGRAM AND INFORMATION RECORDING MEDIUM

FILTERING DEVICE, SPREAD MODULATION DEVICE, FILTERING METHOD, SPREAD MODULATION METHOD, PROGRAM AND INFORMATION RECORDING MEDIUM achieved

Patent code P110002913
File No. V314P004
Posted date Jun 8, 2011
Application number P2001-306794
Publication number P2003-115819A
Patent number P3556190
Date of filing Oct 2, 2001
Date of publication of application Apr 18, 2003
Date of registration May 21, 2004
Inventor
  • (In Japanese)梅野 健
  • (In Japanese)石 聖弘
Applicant
  • (In Japanese)国立研究開発法人科学技術振興機構
  • (In Japanese)梅野 健
Title FILTERING DEVICE, SPREAD MODULATION DEVICE, FILTERING METHOD, SPREAD MODULATION METHOD, PROGRAM AND INFORMATION RECORDING MEDIUM achieved
Abstract PROBLEM TO BE SOLVED: To provide a filtering device or the like suitable for executing spread modulation by using the spreading code of high separation performance in radio communication technology.
SOLUTION: An input receiving part 102 of a filtering device 101 receives the input of streams of complex numbers, a real processing part 103 receives the stream of a real number part as input in the relevant streams of complex numbers and outputting a filtered stream, an imaginary processing part 104 receives a stream of imaginary numbers as input in the relevant streams of the complex numbers and outputs a filtered stream, and an output part 105 outputs the stream of complex numbers with the stream outputted by the real processing part 103 as a real number part and with the stream outputted by the imaginary processing part 104 as an imaginary number part. Each of real processing part 103 and imaginary processing part 104 outputs a plurality of streams delaying the inputted streams, amplifies a plurality of relevant streams and outputs the total sum of the relevant amplified streams, the delay time of a plurality of relevant streams forms an arithmetical progression and an amplification factor to these respective streams forms a geometrical progression.
Outline of related art and contending technology (In Japanese)


従来から、IMT 2000 W-CDMAシステム、lCDMA2000システム、無線LAN IEEE802.11bなどのシステムによる無線通信技術が提案されている。このような無線通信においては、同じ周波数帯を複数の通信接続に用いるために、CDMA(Code Division Multiple Access)を利用している。



CDMAでは、互いに異なる拡散符号を用いて通信情報を拡散変調することにより、複数の通信接続を同じ周波数帯に入れ込み、また、同じ周波数帯から所望の通信接続を分離することができる。



一方で、これらの無線通信においては、伝送すべき情報を複素数の系列に変換して処理を行うのが一般的である。

Field of industrial application (In Japanese)


本発明は、フィルタ装置、拡散変調装置、フィルタ方法、拡散変調方法、プログラム、ならびに、情報記録媒体に関する。

Scope of claims (In Japanese)
【請求項1】
 
入力されたディジタル複素数の実数部と虚数部とを、チップレート1/Dの所定の拡散符号によってスクランブル化した複素数を出力するスクランブル部と、
前記スクランブル部により出力された複素数をフィルタ装置に入力として与えて、拡散変調する変調部と、
を備える拡散変調装置であって、
前記スクランブル部の実数部に対する拡散符号と虚数部に対する拡散符号とは、エルゴード性を持つ写像力学系の軌道の各点で与えられ、当該エルゴード性を持つ写像力学系は、2次以上のチェビシェフ多項式を写像とする写像力学系であり、
前記フィルタ装置は、所定のインパルス定数r (-1r1)と所定の遅延時間定数Dとを用いて、複素数の系列をフィルタ処理し、
(a)複素数の系列の入力を受け付ける入力受付部と、
(b)前記入力受付部により入力を受け付けられた複素数の系列のうち、実数部の系列を入力として受け付けてフィルタ処理した系列を出力する実処理部と、
(c)前記入力受付部により入力を受け付けられた複素数の系列のうち、虚数部の系列を入力として受け付けてフィルタ処理した系列を出力する虚処理部と、
(d)前記実処理部により出力された系列を実数部とし、前記虚処理部により出力された系列を虚数部とする複素数の系列を出力する出力部と、
を備え、
(e)前記実処理部、ならびに、前記虚処理部は、入力された系列を遅延させた複数の系列を出力し、当該複数の系列のそれぞれを増幅し、当該増幅された系列の総和を出力し、当該複数の系列の遅延時間は公差Dの等差数列をなし、これらのそれぞれに対する増幅率は公比-rもしくは公比-1/rの等比数列をなす
ことを特徴とするもの。

【請求項2】
 
請求項1に記載の拡散変調装置において、前記フィルタ装置にかえて、以下のフィルタ装置を備えることを特徴とするもの。
所定の実インパルス定数r (-1r1)と所定の実数定数x (x0)と所定の遅延時間定数Dとを用いて、複素数の系列をフィルタ処理するフィルタ装置であって、
複素数の系列の入力を受け付ける入力受付部と、
前記入力受付部により入力を受け付けられた複素数の系列のうち、実数部の系列を、それぞれ0D2D3D,…,(N-1)D (Nは所定の正整数)だけ遅延させた複数の系列を出力する実遅延部と、
前記実遅延部により遅延されて出力された複数の系列のそれぞれを、当該遅延時間がTである場合、x(-r)N-T/D倍して増幅した複数の系列を出力する実増幅部と、
前記実増幅部により増幅されて出力された複数の系列の総和を出力する実加算部と、
前記入力受付部により入力を受け付けられた複素数の系列のうち、虚数部の系列を、それぞれ0D2D3D,…,(N-1)Dだけ遅延させた複数の系列を出力する虚遅延部と、
前記虚遅延部により遅延されて出力された複数の実数系列のそれぞれを、当該遅延時間がTである場合、x(-r)N-T/D倍して増幅した複数の系列を出力する虚増幅部と、
前記虚増幅部により増幅されて出力された複数の系列の総和を出力する虚加算部と、
前記実加算部により出力された系列を実数部とし、前記虚加算部により出力された系列を虚数部とする複素数の系列を出力する出力部と、
を有するフィルタ装置。

【請求項3】
 
請求項2に記載の拡散変調装置であって、
前記フィルタ装置において、
前記実遅延部ならびに虚遅延部は、「それぞれ0D2D3D,…,(N-1)Dだけ遅延させる」のにかえて、それぞれD2D3D,…,(N-1)DNDだけ遅延させ、
前記実増幅部ならびに虚増幅部は、「当該遅延時間がTである場合、x(-r)N-T/D倍して増幅」するのにかえて当該遅延時間がTである場合、x(-r)N-(T-D)/D倍して増幅する
ことを特徴とするもの。

【請求項4】
 
請求項2に記載の拡散変調装置であって、
前記フィルタ装置において、
前記実増幅部ならびに虚増幅部は、「当該遅延時間がTである場合、x(-r)N-T/D倍して増幅」するのにかえて当該遅延時間がTである場合、x(-r)1+T/D倍して増幅する
ことを特徴とするもの。

【請求項5】
 
請求項2に記載の拡散変調装置であって、
前記フィルタ装置において、
前記実遅延部ならびに虚遅延部は、「それぞれ0D2D3D,…,(N-1)Dだけ遅延させる」のにかえて、それぞれD2D3D,…,(N-1)DNDだけ遅延させ、
前記実増幅部ならびに虚増幅部は、「当該遅延時間がTである場合、x(-r)N-T/D倍して増幅」するのにかえて当該遅延時間がTである場合、x(-r)T/D倍して増幅する
ことを特徴とするもの。

【請求項6】
 
請求項1から5のいずれか1項に記載の拡散変調装置であって、
前記スクランブル部によるスクランブル化は、IMT 2000 W-CDMAシステム規格、CDMA2000システム規格、もしくは、無線LAN IEEE802.11b規格に従う
ことを特徴とするもの。

【請求項7】
 
請求項1から6のいずれか1項に記載の拡散変調装置であって、
前記フィルタ装置において、
前記所定の実インパルス定数rは、所定精度の固定小数点数表現で2-31/2に等しい
ことを特徴とするもの。

【請求項8】
 
請求項1から7のいずれか1項に記載の拡散変調装置であって、
前記フィルタ装置において、
前記実遅延部、前記実増幅部、前記実加算部、前記虚遅延部、前記虚増幅部、および、前記虚加算部は、ASIC(Application Specific Integrated Circuit)、DSP(Digital Signal Processor)、もしくは、FPGA(Field Programmable Gate Array)によって構成される
ことを特徴とするもの。

【請求項9】
 
入力されたディジタル複素数の実数部と虚数部とを、チップレート1/Dの所定の拡散符号によってスクランブル化した複素数を出力するスクランブル工程と、
前記スクランブル工程にて出力された複素数をフィルタ方法に入力として与えて、拡散変調する変調工程と、
を備える拡散変調方法であって、
前記スクランブル工程の実数部に対する拡散符号と虚数部に対する拡散符号とは、エルゴード性を持つ写像力学系の軌道の各点で与えられ、当該エルゴード性を持つ写像力学系は、2次以上のチェビシェフ多項式を写像とする写像力学系であり、
前記フィルタ方法は、所定のインパルス定数r (-1r1)と所定の遅延時間定数Dとを用いて、複素数の系列をフィルタ処理し、
(a)複素数の系列の入力を受け付ける入力受付工程と、
(b)前記入力受付工程にて入力を受け付けられた複素数の系列のうち、実数部の系列を入力として受け付けてフィルタ処理した系列を出力する実処理工程と、
(c)前記入力受付工程にて入力を受け付けられた複素数の系列のうち、虚数部の系列を入力として受け付けてフィルタ処理した系列を出力する虚処理工程と、
(d)前記実処理工程にて出力された系列を実数部とし、前記虚処理工程にて出力された系列を虚数部とする複素数の系列を出力する出力工程と、
を備え、
(e)前記実処理工程、ならびに、前記虚処理工程では、入力された系列を遅延させた複数の系列を出力し、当該複数の系列のそれぞれを増幅し、当該増幅された系列の総和を出力し、当該複数の系列の遅延時間は公差Dの等差数列をなし、これらのそれぞれに対する増幅率は公比-rもしくは公比-1/rの等比数列をなす
ことを特徴とする方法。

【請求項10】
 
請求項9に記載の拡散変調方法において、前記フィルタ方法にかえて、以下のフィルタ方法を備えることを特徴とするもの。
所定の実インパルス定数r (-1r1)と所定の実数定数x (x0)と所定の遅延時間定数Dとを用いて、複素数の系列をフィルタ処理するフィルタ方法であって、
複素数の系列の入力を受け付ける入力受付工程と、
前記入力受付工程にて入力を受け付けられた複素数の系列のうち、実数部の系列を、それぞれ0D2D3D,…,(N-1)D (Nは所定の正整数)だけ遅延させた複数の系列を出力する実遅延工程と、
前記実遅延工程にて遅延されて出力された複数の系列のそれぞれを、当該遅延時間がTである場合、x(-r)N-T/D倍して増幅した複数の系列を出力する実増幅工程と、
前記実増幅工程にて増幅されて出力された複数の系列の総和を出力する実加算工程と、
前記入力受付工程にて入力を受け付けられた複素数の系列のうち、虚数部の系列を、それぞれ0D2D3D,…,(N-1)Dだけ遅延させた複数の系列を出力する虚遅延工程と、
前記虚遅延工程にて遅延されて出力された複数の実数系列のそれぞれを、当該遅延時間がTである場合、x(-r)N-T/D倍して増幅した複数の系列を出力する虚増幅工程と、
前記虚増幅工程にて増幅されて出力された複数の系列の総和を出力する虚加算工程と、
前記実加算工程にて出力された系列を実数部とし、前記虚加算工程にて出力された系列を虚数部とする複素数の系列を出力する出力工程と、
を有するフィルタ方法。

【請求項11】
 
請求項10に記載の拡散変調方法であって、
前記フィルタ方法において、
前記実遅延工程ならびに虚遅延工程では、「それぞれ0D2D3D,…,(N-1)Dだけ遅延させる」のにかえて、それぞれD2D3D,…,(N-1)DNDだけ遅延させ、
前記実増幅工程ならびに虚増幅工程では、「当該遅延時間がTである場合、x(-r)N-T/D倍して増幅」するのにかえて当該遅延時間がTである場合、x(-r)N-(T-D)/D倍して増幅する
ことを特徴とする方法。

【請求項12】
 
請求項10に記載の拡散変調方法であって、
前記フィルタ方法において、
前記実増幅工程ならびに虚増幅工程では、「当該遅延時間がTである場合、x(-r)N-T/D倍して増幅」するのにかえて当該遅延時間がTである場合、x(-r)1+T/D倍して増幅する
ことを特徴とする方法。

【請求項13】
 
請求項10に記載の拡散変調方法であって、
前記フィルタ方法において、
前記実遅延工程ならびに虚遅延工程では、「それぞれ0D2D3D,…,(N-1)Dだけ遅延させる」のにかえて、それぞれD2D3D,…,(N-1)DNDだけ遅延させ、
前記実増幅工程ならびに虚増幅工程では、「当該遅延時間がTである場合、x(-r)N-T/D倍して増幅」するのにかえて当該遅延時間がTである場合、x(-r)T/D倍して増幅する
ことを特徴とする方法。

【請求項14】
 
請求項9から13のいずれか1項に記載の拡散変調方法であって、
前記スクランブル工程によるスクランブル化は、IMT 2000 W-CDMAシステム規格、CDMA2000システム規格、もしくは、無線LAN IEEE802.11b規格に従う
ことを特徴とするもの。

【請求項15】
 
請求項9から14のいずれか1項に記載の拡散変調方法であって、
前記フィルタ方法において、
前記所定の実インパルス定数rは、所定精度の固定小数点数表現で2-31/2に等しい
ことを特徴とする方法。

【請求項16】
 
請求項9から15のいずれか1項に記載の拡散変調方法であって、
前記フィルタ方法において、
前記実遅延工程、前記実増幅工程、前記実加算工程、前記虚遅延工程、前記虚増幅工程、および、前記虚加算工程は、ASIC(Application Specific Integrated Circuit)、DSP(Digital Signal Processor)、もしくは、FPGA(Field Programmable Gate Array)において実行される
ことを特徴とする方法。

【請求項17】
 
コンピュータを、請求項1から8のいずれか1項に記載の拡散変調装置として機能させる
ことを特徴とするプログラム。

【請求項18】
 
コンピュータに、請求項9から16のいずれか1項に記載の拡散変調方法を実行させる
ことを特徴とするプログラム。

【請求項19】
 
請求項17または18に記載のプログラムを記録したことを特徴とするコンピュータ読取可能な情報記録媒体(コンパクトディスク、フレキシブルディスク、ハードディスク、光磁気ディスク、ディジタルビデオディスク、磁気テープ、または、半導体メモリを含む。)。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2001306794thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close