Top > Search of Japanese Patents > (In Japanese)電界効果トランジスタ及びその製造方法

(In Japanese)電界効果トランジスタ及びその製造方法 commons meetings

Patent code P110003579
File No. K020P49
Posted date Jun 23, 2011
Application number P2005-512064
Patent number P4526484
Date of filing Jul 28, 2004
Date of registration Jun 11, 2010
International application number JP2004010696
International publication number WO2005010974
Date of international filing Jul 28, 2004
Date of international publication Feb 3, 2005
Priority data
  • P2003-281104 (Jul 28, 2003) JP
Inventor
  • (In Japanese)須田 淳
  • (In Japanese)松波 弘之
Applicant
  • (In Japanese)国立研究開発法人科学技術振興機構
Title (In Japanese)電界効果トランジスタ及びその製造方法 commons meetings
Abstract (In Japanese)SiC基板1と、SiC基板1表面に形成されたソース3a及びドレイン3bと、SiC表面に接して形成され厚さが1分子層以上のAlN層5と、その上に形成されたSiO2層とを有する絶縁構造と、この絶縁構造上に形成されたゲート電極15とを有しており、SiCとの間の界面状態を良好に保ちつつ、リーク電流を抑制することができる。
Outline of related art and contending technology (In Japanese)


SiCは、3eV以上の広い禁制帯幅と2.5MV/cmを超える極めて高い絶縁破壊電界強度という優れた物性値を有するため、既存の半導体であるSi及びGaAsなどの半導体では理論的に実現不可能な超低損失のパワートランジスタ、高出力高周波トランジスタ、又は、極めて小さなゲート長を持つ電界効果トランジスタを実現可能な半導体材料として注目されている。



しかしながら、SiCを用いて絶縁ゲートを有する電界効果トランジスタデバイスの基本構造である金属-シリコン酸化膜-半導体電界効果トランジスタ(MOSFET)を作成すると、SiO2/SiC界面における実効チャネル電子移動度が、バルクのSiCの電子移動度よりも極めて小さくなるため、チャネル抵抗が大きくなる。これにより、トランジスタのオン特性が悪くなり、高性能デバイスの実現が困難な状況にある。



実効チャネル電子移動度が極めて小さい原因はSiO2/SiC界面にあると考えられる。そこで、SiO2/SiCの形成プロセスなどに関して、例えば、SiCの酸化温度、酸化雰囲気の検討や、シリコン酸化膜への窒素の添加、酸化されるSiC結晶面方位の変更などに関して様々な取り組みがなされている。



一方、ゲート絶縁膜としてSiO2を使用せず、他の絶縁膜を用いようとする試みもある。使用する物質としては、酸化膜と同様な非晶質物質、SiCと同様の単結晶物質などが対象となる。その中でもAlNは、SiCと同じく反転対称を持たない六方晶の結晶構造を持ち、また、格子定数も比較的近いことから関心が持たれており、既に、金属/AlN/SiC系の金属-絶縁体-半導体電界効果トランジスタ(MISFET)の試作に関する報告がなされている(例えば、非特許文献1参照)。



しかしながら、SiC表面上への高品質AlNの結晶成長は非常に困難であった。低品質のAlN層しか得られないため、AlN層には大きなリーク電流が流れる。そのため、作成したAlN/SiC系MISFETは、特にゲートの絶縁特性が極めて悪く実用に適するようなデバイスは実現できていない。



最近、発明者らはSiC表面上への高品質なAlN結晶成長方法を見出し、極めて良好な絶縁特性を有するAlN層の結晶成長に成功した。しかしながら、AlNが高品質であるだけでは、AlNとSiCとの間の伝導帯バンド不連続量は約2.0eVとSiO2とSiCとの間の不連続量2.74eVに比べそれほど大きくないために、例えば3MV/cmに近い電界がAlN層に印加されると、量子力学的トンネル効果により電子がAlN層をトンネルし、その結果、ゲート絶縁性が失われてしまうことが、理論的及び実験的に検証されている。(例えば、非特許文献2参照)。



【非特許文献1】
C.-M.Zetterling,M.Ostling,H.Yano,T.Kimoto,H.Matsunami,K.Linticum and R.F.Davis,″SiC MISFETs with MBE-grown AlN Gate Dielectric″,Material Science Forum Vols.338-342(2000)pp.1315-1318.

Field of industrial application (In Japanese)

本発明は、SiC系のMISFETに関し、特に、AlN系の絶縁膜を有するMISFETに関する。

Scope of claims (In Japanese)
【請求項1】
 
SiC表面構造と、
該SiC表面構造に形成されたソース及びドレインと、
前記SiC表面構造に接して形成されたAlを含むIII族窒化物層であって1分子層から前記SiC表面構造とミスフィット転位を生じない臨界膜厚までの間の膜厚を有する界面制御層と、
該界面制御層上に前記界面制御層とは異なる材料であって前記界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料の、Al2O3層、SiO2層の順で形成された絶縁層とを有する絶縁構造と、
該絶縁構造上に形成されたゲート電極と
を有する電界効果トランジスタ。

【請求項2】
 
前記III族窒化物層は、AlNであり、厚さが6nm以下であること特徴とする請求項1に記載の電界効果トランジスタ。

【請求項3】
 
前記界面制御層は、Alの他に、B、Ga、Inのうちの少なくとも1つ以上のIII族元素とNとを含むことを特徴とする請求項1に記載の電界効果トランジスタ。

【請求項4】
 
前記界面制御層は、面内格子定数がSiCの面内格子定数と0.5%以下の不整合であるBAlN層を含むことを特徴とする請求項1に記載の電界効果トランジスタ。

【請求項5】
 
SiC表面構造と、
該SiC表面構造に形成されたソース及びドレインと、
前記SiC表面構造に接して形成されたAlを含むIII族窒化物層であって1分子層から前記SiC表面構造とミスフィット転位を生じない臨界膜厚までの間の膜厚を有する界面制御層と、
該界面制御層上に前記界面制御層とは異なる材料であって前記界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料の、Al2O3層、SixNy層の順で形成された絶縁層とを有する絶縁構造と、
該絶縁構造上に形成されたゲート電極と
を有する電界効果トランジスタ。

【請求項6】
 
前記Al2O3は、AlNとAlとAlxNyとAlAsとAlNxAs1-xとから成る群のうちから選択される少なくとも1つの材料の堆積層を酸化することにより形成されたAl2O3層又は少量のN又はAsのうちの少なくとも一方を含むAl2O3層であることを特徴とする請求項1から5までのいずれか1項に記載の電界効果トランジスタ。

【請求項7】
 
SiC表面構造を有する基板を準備する工程と、
該SiC表面構造にソース及びドレインを形成する工程と、
前記SiC表面構造の表面のステップ構造制御および清浄化する工程と、
前記SiC表面構造に接してAlを含むIII族窒化物層であって1分子層から前記SiC表面構造とミスフィット転位を生じない臨界膜厚までの間の膜厚を有する界面制御層をレイヤー・バイ・レイヤー成長もしくはステップフロー成長にて形成する工程と、
該界面制御層上に前記界面制御層とは異なる材料であって前記界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料の、Al2O3層、SiO2層の順で形成される絶縁層を有する絶縁構造を形成する工程と、
該絶縁構造上にゲート電極を形成する工程と
を有する電界効果トランジスタの製造方法。

【請求項8】
 
前記III族窒化物層はAlNであり、厚さが6nm以下であることを特徴とする請求項7に記載の電界効果トランジスタの製造方法。

【請求項9】
 
SiC表面構造として4H-SiCもしくは6H-SiCの(0001)面から15度以内のオフセット角を有する面を用い、そのステップ構造制御として、それぞれのSiCの単位周期(c軸格子定数)高さのステップを持つステップ-テラス構造を形成する請求項7又は8に記載の電界効果トランジスタの製造方法。

【請求項10】
 
SiC表面構造と、
該SiC表面構造に形成されたソース及びドレインと、
前記SiC表面構造に接して形成されAlとNを含み厚さが1分子層以上でありミスフィット転位を生じない臨界膜厚以下である界面制御層と、該界面制御層上に前記界面制御層とは異なる材料であって前記界面制御層よりも伝導キャリアに対するバンドオフセットの大きい材料の、Al2O3層、SiO2層の順で絶縁層とを有する絶縁構造であって、
前記Al2O3層は、AlNとAlとAlxNyとAlAsとAlNxAs1-xとから成る群のうちから選択される少なくとも1つの材料の堆積層を酸化することにより形成されたAl2O3層又は少量のN又はAsのうちの少なくとも一方を含むAl2O3層である絶縁構造と、
該絶縁構造上に形成されたゲート電極と
を有する電界効果トランジスタ。

【請求項11】
 
請求項1から6、請求項10のいずれか1項に記載のドレインに対する電極が、前記SiC表面構造の表面又は裏面を含む任意の位置に形成されていることを特徴とする電界効果トランジスタ。
IPC(International Patent Classification)
F-term
State of application right Registered
Reference ( R and D project ) PRESTO Nanostructure and Material Property AREA
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close