(In Japanese)薄膜トランジスタ及びその製造方法
| Patent code | P110003861 |
|---|---|
| File No. | E060P46 |
| Posted date | Jul 1, 2011 |
| Application number | P2006-510907 |
| Patent number | P4620046 |
| Date of filing | Feb 28, 2005 |
| Date of registration | Nov 5, 2010 |
| International application number | JP2005003273 |
| International publication number | WO2005088726 |
| Date of international filing | Feb 28, 2005 |
| Date of international publication | Sep 22, 2005 |
| Priority data |
|
| Inventor |
|
| Applicant |
|
| Title |
(In Japanese)薄膜トランジスタ及びその製造方法
|
| Abstract | (In Japanese)本発明は、アモルファス酸化物及びそれを用いた薄膜トランジスタに関する。具体的には、電子キャリア濃度が1018／cm3未満のアモルファス酸化物、及びそれを用いた薄膜トランジスタを提供するものである。ソース電極6、ドレイン電極5、ゲート電極4、ゲート絶縁膜3、及びチャネル層2を有する薄膜トランジスタにおいて、前記チャネル層2として電子キャリア濃度が1018／cm3未満であるアモルファス酸化物を用いる。 |
| Outline of related art and contending technology |
(In Japanese) 薄膜トランジスタ（Thin FilmTransistor, TFT）は、ゲート端子、ソース端子、及び、ドレイン端子を備えた3端子素子であり、基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用い、ゲート端子に電圧を印加して、チャネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクテイブ素子である。TFTとして、現在、最も広く使われているのは多結晶シリコン膜又はアモルファスシリコン膜をチャネル層材料としたMetal-Insulator-Semiconductor Field Effect Transistor (MIS―FET)素子である。 また、最近では、ZnOを用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたTFTの開発が活発に行われている（特許文献1）。上記薄膜は、低温で成膜でき、かつ可視光に透明であるため、プラスチック板やフィルムなどの基板上にフレキシブルな透明TFTを形成することが可能である。 しかし、従来のZnOは室温で安定なアモルファス相を形成することができず、殆どのZnOは多結晶相を呈するために、多結晶粒子界面の散乱により、電子移動度を大きくすることができない。さらに、ZnOは、酸素欠陥が入りやすく、キャリア電子が多数発生し、電気伝導度を小さくすることが難しい。このために、トランジスタのオン・オフ比を大きくすることも難しい。 また、特許文献2には、アモルファス酸化物として、ZnxMyInzO(x+3y/2+3z/2)（式中、MはAl及びGaのうち少なくとも一つの元素であり、比率x／yが0.2～12の範囲であり、比率z／yが0.4～1.4の範囲にある。）で表される非晶質酸化物が記載されている。しかし、ここで得られている非晶質酸化物膜の電子キャリア濃度は、1018／cm3以上であり、単なる透明電極として用いるには充分であるもののTFTのチャネル層には適用し難いものであった。なぜなら、上記非晶質酸化物膜をチャネル層としたTFTでは、オン・オフ比が充分にとれず、ノーマリーオフ型のTFTにはふさわしくないことが判明したからである。 【特許文献1】 |
| Field of industrial application |
(In Japanese) 本発明は、チャネル層にアモルファス酸化物を用いた薄膜トランジスタ及びその製造方法に関する。 |
| Scope of claims |
(In Japanese) 【請求項1】 ソース電極、ドレイン電極、ゲート電極、ゲート絶縁膜、及びチャネル層を有する薄膜トランジスタであって、前記チャネル層に、 InxZn1-x酸化物（0．2≦x≦1）、InxSn1-x酸化物（0．8≦x≦1）、又はInx（Zn、Sn）1-x酸化物（0．15≦x≦1）から選択される酸化物からなり、室温での電子キャリア濃度が1018／cm3未満、室温での電子移動度が、0．1cm2／（V・秒）超であるアモルファス酸化物が用いられていることを特徴とする薄膜トランジスタ。 【請求項2】 前記アモルファス酸化物は、電子キャリア濃度が増加すると共に、電子移動度が増加する ことを特徴とする請求項1に記載の薄膜トランジスタ。 【請求項3】 前記アモルファス酸化物は、縮退伝導を示すことを特徴とする請求項1に記載の薄膜トランジスタ。 【請求項4】 ガラス基板、金属基板、プラスチック基板又はプラスチックフィルム上に設けられている ことを特徴とする請求項1に記載の薄膜トランジスタ。 【請求項5】 Al2O3，Y2O3，又はHfO2の1種、又はそれらの化合物を少なくとも二種含む混晶化合物をゲート絶縁層とする請求項1に記載の薄膜トランジスタ。 【請求項6】 請求項1記載の薄膜トランジスタを製造する方法において、 InxZn1-x酸化物（0．2≦x≦1）、InxSn1-x酸化物（0．8≦x≦1）、又はInx（Zn、Sn）1-x酸化物（0．15≦x≦1）から選択される多結晶をターゲットとして、 電気抵抗を高めるための不純物イオンを意図的に薄膜に添加せずに、酸素ガスを含む雰囲気中で、パルスレーザー堆積法又は気相スパッタ法を用いてチャネル層を成膜することを特徴とする薄膜トランジスタの製造方法。 【請求項7】 酸素ラジカル発生装置を用いて、成膜時の雰囲気に酸素ラジカルを加えることを特徴とする請求項6記載の薄膜トランジスタの製造方法。 【請求項8】 ガラス基板、金属基板、プラスチック基板又はプラスチックフィルム上にチャネル層及びゲート絶縁層を室温で成膜することを特徴とする請求項6記載の薄膜トランジスタの製造方法。 |
| IPC(International Patent Classification) |
|
| F-term |
|
|
Drawing
※Click image to enlarge. |
|
| State of application right | Registered |
| Reference ( R and D project ) | ERATO HOSONO Transparent ElectroActive Materials AREA |
Contact Information for " (In Japanese)薄膜トランジスタ及びその製造方法"
- Japan Science and Technology Agency Department of Intellectual Property Management
- URL: http://www.jst.go.jp/chizai/
-
E-mail:
- Address: 5-3, Yonbancho, Chiyoda-ku, Tokyo, Japan , 102-8666
- Fax: 81-3-5214-8476
※ It is possible to retrieve in J-STORE by the same key word. → Retrieval result of J-STORE
