Top > Search of Japanese Patents > RECTIFIER CIRCUIT

RECTIFIER CIRCUIT

Patent code P110004892
File No. P20060067
Posted date Aug 18, 2011
Application number P2006-176051
Publication number P2008-011584A
Patent number P4839440
Date of filing Jun 27, 2006
Date of publication of application Jan 17, 2008
Date of registration Oct 14, 2011
Inventor
  • (In Japanese)小谷 光司
  • (In Japanese)伊藤 隆司
Applicant
  • (In Japanese)国立大学法人東北大学
Title RECTIFIER CIRCUIT
Abstract PROBLEM TO BE SOLVED: To provide a rectifier circuit which can take out DC power from a feeble AC signal.
SOLUTION: In the inventive rectifier circuit, the gate electrode of an MOS transistor in diode connection is connected, in AC sense, to the node of an AC signal applied to its own source electrode or drain electrode and an AC signal of reverse phase and an AC bias voltage is superimposed. Consequently, on voltage and on resistance are reduced during forward operation of a diode circuit and reverse leak current is also reduced resulting in high efficiency AC/DC power conversion.
Outline of related art and contending technology (In Japanese)

従来,この種の回路としては,図11に示すような回路が用いられていた。これは,交流信号を半波整流して直流に変換し,負荷RLに供給する回路である。整流ダイオードD1およびD2,結合容量CC,平滑容量CSから構成される。整流ダイオードは順方向電圧に対しては電流を流し,逆方向電圧に対しては電流をほとんど流さない非線形素子である。交流端子TA1には交流信号が入力され,直流端子TDPからは負荷RLに対して直流が出力される。ここでは,単純のため負荷は線形抵抗としたが,実際の応用では,整流回路によって駆動される負荷となり,一般的には非線形負荷である。たとえばパッシブ型RFIDの場合は,デコード回路やメモリ工駆動回路等のベースバンド信号処理回路となる。

交流信号は,結合容量CCを介して節点N1に印加される。アノード(陽極)が接地されている整流ダイオードD1のカソード(陰極)側に交流信号が印加されることになる。交流信号の電位が負であり節点N1の瞬時電位が整流ダイオードD1のアノードの電位,つまり接地電位に対して負になる時には,整流ダイオードD1は順方向となり,電流が,接地点から節点N1に向かって流れる。節点N1に注入された電荷は,一部が整流ダイオードD2を介して負荷に供給される。残りの電荷は,結合容量CCに蓄積され,節点N1の直流的電位を上昇させる。交流信号の電位が正であり,節点N1の瞬時電位が正になり,整流ダイオードD1が逆方向になる場合には,整流ダイオードD1を通して節点N1から接地点に対して電流はほとんど流れず,結合容量CCに蓄えられた電荷はほぼ保たれる。

整流ダイオードD2に対しては,直流端子TDPとなっているカソード端子の電位が平滑容量CSにより平滑されており,一定電位の直流電位となっている。一方アノード端子となる節点N1には交流信号が印加される。整流ダイオードD1とは逆相の動作を行うが,基本的な原理は同様であり,順方向状態時に流れる電流の一部は負荷RLに供給され,残りは平滑容量CSに蓄積され,直流端子TDPの電位を上昇させる。

節点N1や直流端子TDPの直流的電位の上昇は,負荷RLに供給される電流とバランスした時点で定常状態となる。定常状態における整流ダイオードD1あるいはD2のバイアス状態を図12に示す。図12において横軸は整流ダイオードに印加される電圧,縦軸は整流ダイオードに流れる電流を示しており,実線はダイオードの電圧・電流特性を示している。整流ダイオードに印加される交流電圧信号は点線で示してある。交流電圧信号の軸となる下向きの軸は時間である。交流電圧信号の一周期分に注目する。整流ダイオードに順方向電圧が印加される期間t2-t1においては,整流ダイオードに順方向電流が流れる。この期間に順方向に流れる電荷量QFは,以下の式で記述される。

【数1】
(省略)

ここで,VD(t)は整流ダイオードに印加される電圧であり,ID(VD(t))は電圧VDの関数として記述される整流ダイオードの電流である。一方,整流ダイオードに逆方向電圧が印加される期間t3-t2においては,整流ダイオードに逆方向電流が流れる。この逆方向電流は,整流ダイオードの逆方向リーク電流である。この期間に逆方向に流れる電荷量QRは,以下の式で記述できる。

【数2】
(省略)

一方,負荷RLで交流電圧信号一周期の間に消費される電荷量QLは以下の式で記述できる。

【数3】
(省略)

ここで,ILは負荷に供給される直流電流であり,Tは交流信号の周期(周波数の逆数)である。VOUTは直流端子TDPの出力電圧,RLは負荷抵抗である。
定常状態では,QF,QR,QL間に以下の関係が成り立つ。

【数4】
(省略)

別の言い方をすれば,この関係が成り立つように,整流ダイオードに発生する直流的電圧(昇圧電圧)が決まり,整流ダイオードの段数倍された直流出力電圧VOUTが決まる。

次に,この整流回路の効率を考える。整流回路の根本的な損失は,有限の抵抗として働く整流ダイオードに流れる電流による損失である。逆方向に流れる電荷QRは負荷には供給されないため,整流回路としての付加的損失となる。直流負荷RLに一定電流を供給する条件下では,QRが大きくなれば順方向電荷QFも大きくしなければならず,さらに損失が増大する。したがって,整流回路の電力変換効率を増大させるためには,整流ダイオードの順方向ON抵抗を出来るだけ小さくし,逆方向リーク電流を出来るだけ小さくすることが重要である。

一方,整流回路としては,出来るだけ小さい交流入力電圧信号振幅で出来るだけ大きい直流出力電圧を得る事が重要である。単に直流出力電圧を増大させるだけであれば,図Aに示した整流回路を積み上げ,直流出力電圧を増大させることが出来る。しかし,その場合,整流ダイオードの接続段数が増え,整流ダイオードの損失が大きくなり,整流回路の効率の面では望ましくない。つまり,効率も考慮した上で,出来るだけ小さい交流入力電圧信号振幅で出来るだけ大きい直流出力電圧を得るためには,整流ダイオード一段当りの昇圧電圧を増大することが重要である。そのためには,前述した効率向上のための要件,つまり,整流ダイオードの順方向ON抵抗を出来るだけ小さくし,逆方向リーク電流を出来るだけ小さくすることと共に,整流ダイオードのON電圧を低減することが重要である。

ON電圧のみが有限値VONで,逆方向リーク電流がゼロ,ON抵抗もゼロの理想的整流ダイオードを仮定すれば,整流ダイオード一段当りの昇圧電圧VEは,以下のように記述できる。

【数5】
(省略)

ここで,VACは整流ダイオードに印加される交流電圧信号のピーク電圧振幅である。整流ダイオードのON電圧もゼロになれば,一段当り,交流電圧信号振幅の昇圧電圧が得られることが分かる。

半導体集積回路で一般的に実現可能な整流ダイオードとしては,PN接合ダイオードがある。順方向の電圧電流特性が指数関数であり,ON抵抗は小さく,逆方向リーク電流も小さい。しかし,PN接合バンドの障壁高さで決定されるON電圧は,シリコンの場合0.7V程度と,決して小さくない。

そこで,特に低電力・低電圧振幅の交流信号に対して効率的な整流回路を実現するため,PN接合ダイオードの代わりに,ショットキーダイオードを用いる場合がある。金属・半導体接合を用いるショットキーダイオードでは,逆方向リーク電流が比較的大きいが,ON電圧が0.3V程度と小さく,低電圧振幅の交流信号の整流において効果的である。ただし,金属・半導体接合を形成するための特別な製造プロセスが付加的に必要で,コスト面で欠点がある。

特別な製造プロセスが必要なショットキーダイオードの代わりに,一般的な製造プロセスで形成可能な低ON電圧の等価的ダイオードとして,ダイオード接続されたMOSトランジスタも用いられている。図13に,NチャネルMOSトランジスタを整流ダイオードとして用いた整流回路を示す。整流ダイオードD1,D2の代わりに,NチャネルMOSトランジスタMN1,MN2が接続されている。MOSトランジスタでは,一般的にソースおよびドレインが対称構造をしており,どちらの電極が動作上のソースになるかドレインになるかは,その時点でのバイアス状況による。NチャネルMOSトランジスタの場合,電位の低い電極が動作上のソース電極となり,電位が高いほうが動作上のドレイン電極となる。したがって,整流ダイオードとして用いる場合,整流ダイオードの順方向と逆方向状態で動作上のソース電極と動作上のドレイン電極が入れ替わることになる。しかし,ここでは,便宜上,順方向バイアス状態で,電位の低い電極をソース電極,高い電極をドレイン電極と呼ぶことにする。つまり,ダイオードのアノードに対応するのがドレイン,カソードに対応するのがソースとなる。動作の説明上,必要に応じて動作上のソース電極,動作上のドレイン電極という表現も用いることにする。

NチャネルMOSトランジスタのドレイン電極をゲート電極と接続することにより,順方向動作時,ゲート・ソース間電圧とゲート・ドレイン間順方向電圧が同一となり,MOSトランジスタのしきい値電圧以上でトランジスタがONして順方向電流が流れる。一方,逆方向動作時,アノード端子として働くドレイン電極より,カソード端子として働くソース電極の電位が高くなり,動作上のドレイン電極とソース電極が入れ替わる。このとき,カソード端子として働くソース電極は動作上のドレイン電極となり,アノード端子として働くドレイン電極は動作上のソース電極となる。ゲート電極は,ドレイン電極,つまりこの時の動作上のソース電極と接続されているため,動作上のゲート・ソース間電圧はゼロとなり,しきい値電圧が正のエンハンスメント型トランジスタではトランジスタはOFFとなり,わずかなリーク電流が流れるだけとなる。つまり,しきい値電圧をON電圧とする整流ダイオードとして動作することになる。このとき,NチャネルMOSトランジスタの基板電極は,ソースに接続してもドレインに接続しても基本的なダイオード特性は得られるが,順方向動作時に並列動作する寄生基板・ソース間PN接合ダイオードを利用するとともに,順方向動作時の正極性の基板バイアス効果によるしきい値低減効果を得るため,ドレイン電極と接続するのが一般的である。ただし,ソースと接続しても良いし,直流一定電位の接点に接続してもよい。ただし,一般的な単一ウェルプロセスで形成される集積回路では,寄生PNダイオードの順方向動作時の基板に対してのキャリア注入に気をつける必要がある。過大な電流が流れれば,基板の電位が揺らいだり,周辺の回路に影響を及ぼすからである。

MOSトランジスタのしきい値電圧は,半導体のバンドギャップでON電圧が決まるPN接合ダイオードと異なり,ゲート絶縁膜や基板不純物濃度等によりある程度任意に設定可能である。一般的にはデジタル論理回路やアナログ回路向けに設定されたしきい値電圧をそのまま利用することになるが,最近の集積回路では0.3V~0.5V程度に設定される場合がほとんどであり,PN接合ダイオードのON電圧に比べて小さい。結果としてON電圧の小さい整流ダイオードとして用いることが可能となる。したがって,低電力・低電圧振幅の交流信号の整流において効果的である。

しかし,さらに低電力・低電圧振幅の交流信号を整流するためには,MOSトランジスタのしきい値電圧でも不十分である。そこで,MOSトランジスタの実効的しきい値電圧を回路的に低減することによって低電力・低電圧振幅の交流信号を効率よく整流する回路技術が特許文献1に開示されている。ゲート電極とドレイン電極間に一定の直流電圧を出力するバイアス回路を挿入したもので,順方向動作時,ドレイン・ソース間電圧に一定の正電圧を上乗せした電圧をゲート電極に供給することにより,実効的なしきい値電圧を低減することが可能であり,結果としてダイオード回路のON電圧を低減することができ,より低電力・低電圧振幅の交流信号を整流することが可能となる。しかし,一定の直流電圧は逆方向動作時にも印加されるため,逆方向動作時の動作上のゲート・ソース間電位が直流正電圧となり,逆方向ソース・ドレイン間リーク電流が増大してしまう。これは,電力変換効率の低下につながる。最も効率が向上するのは,おおよそ,しきい値電圧程度の直流電圧を印加した場合であり,それ以上の電圧を印加すると逆方向リーク電流の増大により電力変換効率は逆に低下する。さらに,この特許文献1では,バイアス回路としてスイッチトキャパシタ回路や,フローティングゲート構造を用いており,それぞれ,外部電源が必要であること,特殊なMOSトランジスタ構造が必要であることなどの欠点がある。さらに,特許文献1のように,ダイオードD1およびD2として共にNチャネルMOSトランジスタを用いる場合,NチャンネルMOSトランジスタMN2のバイアス回路は,交流信号電圧が,結合容量Ccを介して印加される節点N1に接続する必要があり,交流信号に対して,対接地基板に対する寄生容量を増やすことになってしまい,効果的に交流信号を節点N1に印加することが出来なくなり,効率を劣化させる欠点を有している。さらに,NチャネルMOSトランジスタMN2の基板電極をドレイン電極,つまり節点N1に接続する場合,NチャネルMOSトランジスタの基板となるPウェルと集積回路基板間の容量が節点N1に寄生することになり,さらに交流信号を節点N1に印加することが困難になり,効率を劣化させる欠点を有している。

一方,非特許文献1では,これらの欠点を克服するために,CMOS構成の整流回路が開示されている。NチャネルMOSトランジスタMN2の代わりにPチャネルMOSトランジスタを用いることにより,PチャネルMOSトランジスタのバイアス回路を,直流電圧端子となるTDP側に接続することが可能となり,交流端子の寄生容量増大を防止できる。さらに,基板電極となるNウェルはドレイン側,つまり直流端子TDP側に接続するため,ウェル・基板間の寄生容量も交流端子から切り離すことが可能となる。なお,この非特許文献1では,バイアス回路として,抵抗分割原理によるカレントミラー回路を用いており,バイアス電圧の発生のためには,自ら整流した直流電力を用いるため,外部電源を必要としない。

しかしながら,特許文献1および非特許文献1では,直流バイアス電圧のみを印加しているため,ダイオードとしての低ON電圧を実現できる代わりに,逆方向リーク電流は増大する。この逆方向リーク電流により,交流入力から直流出力への電力変換効率は劣化してしまうという共通の問題点を有している。

さらに,差動動作を基本とするCMOS整流回路を図14に示す。NチャネルMOSトランジスタMN1とPチャネルMOSトランジスタMP1は,第一の半波整流回路を構成し,NチャネルMOSトランジスタMN2と,PチャネルMOSトランジスタMP2は第二の半波整流回路を構成している。並列接続される第一および第二の半波整流回路は,差動入力される交流信号によってお互いに逆相で動作し,全体として全波整流回路を構成している。

単に,従来例として図13で示した半波整流回路を組み合わせた全波整流回路と異なり,それぞれの半波整流回路がCMOS構成で実現されており,さらに,整流ダイオードを構成するMOSトランジスタのゲート電極が,逆相の交流信号節点に接続されている。

ダイオード接続したMOSトランジスタのゲート電極を,自身のソース電極あるいはドレイン電極に印加される交流信号と逆相の交流信号節点に交流的に接続することによって,ダイオード回路の順方向動作時のON電圧,ON抵抗を低減するとともに逆方向リーク電流を低減し,高効率な交流直流電力変換を実現することができる。

しかし,入力される交流電力が大きくなり,出力直流電圧も大きくなると,過剰なMOSトランジスタゲート電極直流バイアスにより,逆方向動作時のリーク電流が増大し,電力変換効率が減少する。つまり,電力変換効率は,入力交流電力や,出力直列電圧に対してピークを有する特性となる。さらに,その最大のピーク値を示す値は,ほぼ,MOSトランジスタの特性と出力電圧値で決定され,容易に回路設計者が任意の値を設定することが出来ない。したがって,高効率な電力変換特性の適用範囲を著しく限定してしまうという欠点を有している。

【特許文献1】
特開2006-34085号公報
【非特許文献1】
H. Nakamoto, et al., “A Passive UHF RFID Tag LSI with 36.6% Efficiency CMOS-Only Rectifier and Current-Mode Demodulator in 0.35um FeRAM Technology,” ISSCC Dig. Tech. Papers, pp.310-311, Feb. 2006.

Field of industrial application (In Japanese)

本発明は,パッシブ型RFIDタグにおいてアンテナで受信する高周波微弱信号から直流電力を取り出したり,機械・電気結合系を利用して微弱な振動エネルギーなどの機械的エネルギーを交流電力に変換した後に直流電力に変換したりする場合に用いられる,交流信号を直流に電力変換する整流回路に関する。

Scope of claims (In Japanese)
【請求項1】
 
交流信号が両者間に印加される第一の交流端子および第二の交流端子と
整流された信号が両者間に出力される第一の直流端子および第二の直流端子と,
第一のNチャネルMOSトランジスタと,第一のPチャネルMOSトランジスタと,
第二のNチャネルMOSトランジスタと,第二のPチャネルMOSトランジスタと,
を備え,
前記第一のNチャネルMOSトランジスタのソースおよびドレイン電極が,それぞれ前記第一の交流端子および前記第一の直流端子のどちらかに排他的に接続され,
前記第一のPチャネルMOSトランジスタのソースおよびドレイン電極が,それぞれ前記第一の交流端子および前記第二の直流端子のどちらかに排他的に接続され,
前記第二のNチャネルMOSトランジスタのソースおよびドレイン電極が,それぞれ前記第二の交流端子および前記第一の直流端子のどちらかに排他的に接続され,
前記第二のPチャネルMOSトランジスタのソースおよびドレイン電極が,それぞれ前記第二の交流端子および前記第二の直流端子のどちらかに排他的に接続され,
前記第一のNチャネルMOSトランジスタのゲート電極が,前記第二の交流端子に,第一の容量を介して交流的に接続され,
前記第一のPチャネルMOSトランジスタのゲート電極が,前記第二の交流端子に,第二の容量を介して交流的に接続され,
前記第二のNチャネルMOSトランジスタのゲート電極が,前記第一の交流端子に,第三の容量を介して交流的に接続され,
前記第二のPチャネルMOSトランジスタのゲート電極が,前記第一の交流端子に,第四の容量を介して交流的に接続され,
前記第一のNチャネルMOSトランジスタ,前記第一のPチャネルMOSトランジスタ,前記第二のNチャネルMOSトランジスタ,前記第二のPチャネルMOSトランジスタのゲート電極の直流的電位をそれぞれ設定する手段を備える,
ことを特徴とする整流回路。

【請求項2】
 
前記直流的電位をそれぞれ設定する手段として,自身の出力を用いることを特徴とする請求項1に記載の整流回路。

【請求項3】
 
前記直流的電位をそれぞれ設定する手段として,自身とは別に用意した整流回路の出力を用いることを特徴とする請求項1に記載の整流回路。

【請求項4】
 
請求項1,請求項2,あるいは請求項3に記載の整流回路と同じ構成の二つ以上の整流回路を備え,
それぞれの整流回路の直流端子が直列に接続され,
それぞれの整流回路の交流端子が,少なくとも二つ以上の容量を介して並列に接続されている,
ことを特徴とする整流回路。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2006176051thum.jpg
State of application right Registered
Please contact us by facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close