Top > Search of Japanese Patents > ELECTRONIC CIRCUIT BOARD, AND MANUFACTURING METHOD OF ELECTRONIC CIRCUIT BOARD

ELECTRONIC CIRCUIT BOARD, AND MANUFACTURING METHOD OF ELECTRONIC CIRCUIT BOARD

Patent code P110005468
File No. 250JP
Posted date Aug 18, 2011
Application number P2006-354356
Publication number P2008-166491A
Patent number P4310442
Date of filing Dec 28, 2006
Date of publication of application Jul 17, 2008
Date of registration May 22, 2009
Inventor
  • (In Japanese)村上 武
Applicant
  • (In Japanese)大学共同利用機関法人高エネルギー加速器研究機構
Title ELECTRONIC CIRCUIT BOARD, AND MANUFACTURING METHOD OF ELECTRONIC CIRCUIT BOARD
Abstract PROBLEM TO BE SOLVED: To improve a degree of integration of an electronic circuit board, and to prevent scrapping of a normal bare chip.
SOLUTION: The electronic circuit board (1) includes a board body (2) having signal lines (2b), board side terminals (2d) formed on the ends of the signal lines (2b), and bare chip placing portions (2c), a plurality of integrated electronic elements, interconnections interconnecting the electronic elements, and chip side terminals (6a) formed on the ends of the interconnections. The electronic circuit board (1) also includes bare chips (6) fixed to the bare chip placing portions (2c), and bonding wires (7) connecting the chip side terminals (6a) of the bare chips (6) to board side terminals (2d) of the board body (2).
Outline of related art and contending technology (In Japanese)

従来の電子回路基板には、IC(Integrated Circuit:集積回路)やLSI(Large-Scale Integrated circuit:大規模集積回路)のような、いわゆる、半導体パッケージまたは半導体パッケージと呼ばれるチップが固定、配線されているものがある。
図6は、従来の半導体パッケージの説明図であり、図6Aは上面図、図6Bは断面図である。
図7は図6に示す半導体パッケージにおいて、図6Bの破線部分の封止材を除去した状態の上面図である。
図8は複数のベアチップが実装された半導体パッケージの説明図である。

図6~図8において、従来の半導体パッケージ01では、硬質の導電体02上に、トランジスタ等の電子素子や微細な回路、配線がされたベアチップ(シリコンチップ)03が直接接着されている。前記ベアチップ03のチップ側端子03aと、半導体パッケージ01のパッケージ側端子(電極、いわゆる、リードフレーム)04との間は、ボンディングワイヤー06で電気的に接続されている。そして、従来の半導体パッケージ01では、回路や配線等が露出するベアチップ03を保護するために、シリカ等により構成された封止材07により、ベアチップ03やボンディングワイヤー06等が封止されて、パッケージ化されている。
前記構成を備えた従来の半導体パッケージ01は、配線がされた基板上にはんだ等により固定および電気的に接続され、ベアチップ03に組み込まれた電子素子等により情報処理が行われている。
このような半導体パッケージに関しては、例えば、特許文献1(特開2006-100588号公報)に記載されている。

【特許文献1】
特開2006-100588号公報(「0031」~「0035」、図2)

Field of industrial application (In Japanese)

本発明は、電子回路が配線された電子回路基板および電子回路基板を作製する電子回路基板作製方法に関し、特に、トランジスタ等の電子素子が複数集積された集積回路を有する電子回路基板および電子回路基板作製方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
信号線と、前記信号線の端部に形成された基板側端子と、ベアチップ配置部と、を有する基板本体と、
集積された複数の電子素子と、前記各電子素子を接続する配線と、前記配線の端部に形成されたチップ側端子とを有し、前記ベアチップ配置部に固定されたベアチップと、
前記ベアチップのチップ側端子と前記基板本体の基板側端子とを接続するボンディングワイヤーと、
導電面により構成された前記ベアチップ配置部と、
前記ベアチップ配置部に接着された剥離可能な導電材と、
前記導電材の表面に塗布されたベアチップ貼付材と、
前記ベアチップ貼付材により固定された前記ベアチップと、
前記導電材の四隅に配置され、前記導電材を前記ベアチップ配置部に固定する導電材固定材と、
を備えたことを特徴とする電子回路基板。

【請求項2】
 
前記基板本体に支持され且つ前記ベアチップの外側に配置され、前記ベアチップを保護する保護部材、
を備えたことを特徴とする請求項1に記載の電子回路基板。

【請求項3】
 
アルミニウム製のテープにより構成された前記導電材と、
銀のペーストにより構成された前記導電材固定材および前記ベアチップ貼付材と、
を備えたことを特徴とする請求項1または2に記載の電子回路基板。

【請求項4】
 
2~3mmの長さのボンディングパッドにより構成された前記基板側端子、
を備えたことを特徴とする請求項1ないし3のいずれかに記載の電子回路基板。

【請求項5】
 
基板本体のベアチップ配置部に剥離可能な導電材を接着し、前記ベアチップ配置部に前記導電材が接着された後に、前記導電材の四隅を導電材固定材により固定する導電材接着工程と、
前記導電材の表面にベアチップ貼付材を塗布する貼付剤塗布工程と、
前記ベアチップ貼付材に、チップ側端子とを有するベアチップを固定するベアチップ固定工程と、
前記ベアチップのチップ側端子と、前記基板本体の基板側端子との間をボンディングワイヤーで接続するワイヤーボンディング工程と、
を実行することを特徴とする電子回路基板作製方法。

【請求項6】
 
不良の前記ベアチップに接続された前記ボンディングワイヤーを除去するボンディングワイヤー除去工程と、
前記ボンディングワイヤーが除去された前記不良のベアチップを前記ベアチップ貼付材から取り外すベアチップ取外し工程と、
前記導電材を前記ベアチップ配置部から剥離する導電材剥離工程と、
を実行した後に、前記導電材接着工程と、前記貼付剤塗布工程と、前記ベアチップ固定工程と、前記ワイヤーボンディング工程と、を実行して、前記ベアチップの取り替えを行うことを特徴とする請求項5に記載の電子回路基板作製方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2006354356thum.jpg
State of application right Registered
Please contact us by E-mail if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close