Top > Search of Japanese Patents > MULTILAYER STRUCTURE ON SEMICONDUCTOR SUBSTRATE

MULTILAYER STRUCTURE ON SEMICONDUCTOR SUBSTRATE meetings foreign

Patent code P110005639
File No. 06077P
Posted date Aug 18, 2011
Application number P2007-066393
Publication number P2008-227345A
Patent number P5228188
Date of filing Mar 15, 2007
Date of publication of application Sep 25, 2008
Date of registration Mar 29, 2013
Inventor
  • (In Japanese)石田 誠
  • (In Japanese)澤田 和明
  • (In Japanese)赤井 大輔
  • (In Japanese)伊藤 幹記
  • (In Japanese)大隣 樹人
  • (In Japanese)菊池 賢朗
Applicant
  • (In Japanese)国立大学法人豊橋技術科学大学
Title MULTILAYER STRUCTURE ON SEMICONDUCTOR SUBSTRATE meetings foreign
Abstract PROBLEM TO BE SOLVED: To provide a ferroelectric element excellent in characteristics by using a γ-Al2O3 single crystal film as a buffer layer on a silicon substrate.
SOLUTION: The γ-Al2O3 single crystal film 6 is formed on the lowermost silicon substrate 4 of an MFMIS-structure thin film 2. An LaNiO3 film 8 as an oxide conductor is formed as a lower electrode immediately above the γ-Al2O3 single crystal film 6. A PZT thin film 10 as a ferroelectric material is formed immediately above the LaNiO3 film 8. A Pt layer 12 as an upper electrode is formed on the upper surface of the PZT thin film 10.
Outline of related art and contending technology (In Japanese)


近年、強誘電体の有する焦電特性、圧電特性を用いた各種デバイスの研究開発が行なわれている。これらは、強誘電体の特性を応用したものであり、例えば、超音波センサや赤外線センサが挙げられる。強誘電体の材料としては、Pbを含有するペロブスカイト型の強誘電体、特にPbZr1-xTixO3(PZT)、PbLaO3(PLT)等の材料が、圧電特性、焦電特性の点で優れており、各種センサへの応用が期待されている。



これらの強誘電体を各種センサに利用する場合、システムとしての小型化や低ノイズ性を実現するために、強誘電体と信号処理回路の一体化(スマート化)が必要となる。強誘電体と信号処理回路の一体化を実現するためには、シリコン基板等の半導体基板上に強誘電体薄膜と信号処理回路を形成することが必要となる。



このように、シリコン基板上に強誘電体薄膜を形成する場合、シリコン上にバッファ層を形成することが知られている。シリコン上にバッファ層を形成することで、シリコンと強誘電体の格子のミスマッチを低減することができるのである。また、バッファ層は、強誘電体のPbがシリコン基板中へ拡散するのを防止するバリア層として、また、強誘電体薄膜直下に形成される下部電極薄膜とシリコン基板との電気的絶縁と確保する絶縁膜としての役割も有している。



本出願の発明者らは、上記の知見に基づき、後述する特許文献1に記載されているように、シリコン基板上にバッファ層であるγ-Al2O3単結晶膜を形成し、その上に下部電極としてのPt層を形成し、Pt層の上に強誘電体薄膜を形成して素子を構成した。下部電極としては、従来より、PZT等の強誘電体薄膜の電極材料として用いられてきたプラチナ(Pt)膜を用いた。Ptは、最密充填構造である面心立方格子(FCC)構造をとるため、(111)面への自己配向性が強く、SiO2のようなアモルファス上にも(111)面へ配向し、Ptの上の強誘電体膜も配向性が良い。しかし、Ptは配向性が強いため柱状結晶が成長し、粒界に沿ってPbなどが下地に拡散し易くなるという問題があった。また、下部電極にPtを用いた場合、PZT焼成時のストレスにより、下部電極PtとSiO2、γ-Al2O3単結晶膜、PZT等の酸化物との界面において、剥離が生じるといった問題があった。このため、下部電極Ptに代わる電極材料として導電性酸化物を用いる試みが行なわれている。これを特許文献2から6に示す。
【特許文献1】
特開2004-281742号公報
【特許文献2】
特開平11-274433号公報
【特許文献3】
特表2000-509200号公報
【特許文献4】
特開平8-340087号公報
【特許文献5】
特開平8-335672号公報
【特許文献6】
特開平8-330540号公報



特許文献2は、シリコン基板上の不純物拡散層および下部バリア金属層((Ti、Al)N)の上に、下部電極薄膜としてSrRuO3を形成し、その上に強誘電体薄膜としてBSTO薄膜を形成したものである。また、特許文献3は、シリコン上の絶縁層の上にTiN層およびPt層を形成し、導電性酸化物である酸化ランタンストロンチウムコバルト(LSCO)などのペロブスカイト層を形成したものである。



また、特許文献4、5および6は、シリコン基板上に、バッファ層であるMgAl2O4(マグネシウム・アルミニウム・スピネル)を用い、電極としてSrRuO薄膜を用いたものである。

Field of industrial application (In Japanese)


本発明は、強誘電体薄膜を用いた半導体基板上の積層構造に関するものである。

Scope of claims (In Japanese)
【請求項1】
 
シリコン単結晶基板上にエピタキシャル成長されたγ-Al2O3単結晶膜と、
前記γ-Al2O3単結晶膜上に形成された、ペロブスカイト構造の擬立方晶の金属酸化物層LaNiO3又はSrRuO3を有する酸化物電極薄膜と、
前記酸化物電極薄膜上に形成された、Pb(Zr,Ti)O3からなる配向性の強誘電体薄膜と、を備え、
前記強誘電体薄膜、前記酸化物電極薄膜、前記γ-Al2O3単結晶膜、及び前記シリコン単結晶基板の配向がともに(001)配向であることを特徴とする半導体基板上の積層構造。

【請求項2】
 
前記強誘電体薄膜上に、上部電極をさらに備えることを特徴とする請求項1に記載の半導体基板上の積層構造。

【請求項3】
 
前記酸化物電極薄膜がSuRuO3である場合SuRuO3膜はPt層を介してγ-Al2O3単結晶膜上に形成されることを特徴とする請求項1又は2に記載の半導体基板上の積層構造。


IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2007066393thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent


PAGE TOP

close
close
close
close
close
close
close