Top > Search of Japanese Patents > TAP INDUCTOR STEP-DOWN CONVERTER

TAP INDUCTOR STEP-DOWN CONVERTER achieved

Patent code P110005790
Posted date Sep 21, 2011
Application number P2005-132931
Publication number P2006-311741A
Patent number P4543174
Date of filing Apr 28, 2005
Date of publication of application Nov 9, 2006
Date of registration Jul 9, 2010
Inventor
  • (In Japanese)西嶋 仁浩
Applicant
  • (In Japanese)国立大学法人 大分大学
Title TAP INDUCTOR STEP-DOWN CONVERTER achieved
Abstract PROBLEM TO BE SOLVED: To provide a converter that can take larger step-down ratio, that makes it possible to miniaturize components and to reduce the number of the components, and that is highly efficient and of low noise, compared with a conventional tap inductor step-down converter.
SOLUTION: Unlike the conventional tap inductor step-down converter, a clamp capacitor Cc is inserted in series to the primary winding and a current of a tap inductor is commutated by a clamp switch. Consequently, switching surge by leak inductance is controlled. Furthermore, in contrast with a fact that operation of the conventional system is similar to that of a step-up and down converter, the operation of the converter in this invention is close to a step-down converter so that a lower output voltage can be generated and high control stability can be achieved. Moreover, elements of a low withstand voltage can be used for a main switch and the clamp switch, an imposing current of the inductor is less, and existing IC can be utilized for a drive circuit so that the circuit can be made compact with fewer number of components.
Outline of related art and contending technology (In Japanese)


低電圧出力を作る場合には、一般的に、図15に示す降圧形コンバータが用いられている。しかし、降圧形コンバータは、降圧比が大きくなるに連れて電力効率が悪くなるため、大幅に降圧する用途には不向きである。



そこで、降圧比を大きく取るために、図16に示す様なタップインダクタ降圧形コンバータが提案されている。このコンバータは、従来の降圧形コンバータの持つインダクタに中間タップを設けたもので、1次巻線と2次巻線の巻数比に比例して降圧比を大きくとることが出来る。



ただし、タップインダクタを用いた方式は、巻数比に比例して、巻線間の漏れインダクタンスも大きくなる傾向があり、漏れインダクタンスによって生じるスイッチングサージを取り除く対策が必要となる。しかし、RCスナバ回路など、熱損失としてサージエネルギーを捨てる方法は、電力効率を悪くするため問題がある。



そこで、損失を伴わない方法として、アクティブクランプ方式が広く知られている。図17にその一例を示す。この方式は、1次巻線n1と並列にクランプコンデンサCcとクランプスイッチScを接続し、主スイッチSmとクランプスイッチScを交互にオン・オフさせる。これにより、クランプスイッチScがオンの期間中に、サージエネルギーが一端クランプコンデンサCcで吸収され、その後、このエネルギーは入力電源Viもしくは負荷Rへ回生されるため、原理的には電力損失が発生しない。また、スイッチング転換時に両方のスイッチがオフとなる期間(デッドタイム)を設けることで、ゼロ電圧スイッチング(ZVS)が実現できるため、スイッチング損失も低減できる。

Field of industrial application (In Japanese)


マイクロプロセッサにおいて、高クロック周波数、高集積、低消費電力を実現させるには、駆動電圧を下げる必要がある。パソコンのCPUでは、数年前に2.5Vで駆動していたのに対し、近年では、1.4Vで駆動している。一方、マイクロプロセッサの高集積化に伴って、消費電流は急増しており、CPUの最大消費電流は100Aに達している。本発明における電源装置は、低電圧大電流を高効率に出力する場合に適している。

Scope of claims (In Japanese)
【請求項1】
 
入力電源Eiと負荷Rの間に、主スイッチSmと、第1巻線n1及び第2巻線n2からなるタップインダクタTrsと、整流素子Dと、負荷Rに並列に出力平滑コンデンサCoとを備えたタップインダクタ降圧形コンバータにおいて、
1)、前記1次巻線n1の入力側にクランプコンデンサCcを直列接続し、
2)、前記1次巻線n1と前記クランプコンデンサCcに並列に又は前記主スイッチSmの一端と前記入力電源Eiの一端との間に前記主スイッチSmと交互にオン・オフさせるクランプスイッチScを接続し、
3)、前記2次巻線n2に前記出力平滑コンデンサCoを直列接続すると共にこの両端に前記整流素子Dを並列接続し、
または前記2次巻線n2を前記整流素子Dと直列接続すると共にこの両端に前記出力平滑コンデンサCoを並列接続した
ことを特徴とするタップインダクタ降圧形コンバータ。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2005132931thum.jpg
State of application right Registered
(In Japanese)ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記「問合せ先」まで直接お問い合わせください。


PAGE TOP

close
close
close
close
close
close
close