Top > Search of Japanese Patents > (In Japanese)pチャネル薄膜トランジスタとその製造方法

(In Japanese)pチャネル薄膜トランジスタとその製造方法

Patent code P120006432
File No. BE060P31
Posted date Jan 10, 2012
Application number P2010-521665
Patent number P5168605
Date of filing Jul 3, 2009
Date of registration Jan 11, 2013
International application number JP2009062196
International publication number WO2010010802
Date of international filing Jul 3, 2009
Date of international publication Jan 28, 2010
Priority data
  • P2008-191496 (Jul 24, 2008) JP
Inventor
  • (In Japanese)細野 秀雄
  • (In Japanese)神谷 利夫
  • (In Japanese)平野 正浩
  • (In Japanese)小郷 洋一
  • (In Japanese)野村 研二
  • (In Japanese)平松 秀典
Applicant
  • (In Japanese)国立研究開発法人科学技術振興機構
Title (In Japanese)pチャネル薄膜トランジスタとその製造方法
Abstract (In Japanese)p型TFTが存在しないため、これまで、酸化物TFTでは、CMOS回路を作成することができなかった。また、陽極に直接TFTを接続させる単純なAM-OLEDの駆動回路
を構成できなかった。
Sn4+及びSn0(錫金属)の含有量が、合計で10原子%未満である酸化第一スズ(SnO)薄膜を薄膜トランジスタの基板上に堆積し、チャネル層としたことを特徴とするpチャネル薄膜トランジスタ。気相法において、SnOをターゲットとして用いて、基板上に堆積するSnの酸化度合いを基板温度及び雰囲気酸素分圧により制御して成膜する。
Outline of related art and contending technology (In Japanese)

アモルファスSi又は多結晶Siに代り、酸化物を活性層とする薄膜トランジスタ(TFT)については、近年、酸化亜鉛を活性層とするトランジスタの研究開発がなされている(非特許文献1~3、特許文献1~3)。酸化亜鉛を活性層とするTFTはワイドギャップ半導体を活性層としているため、可視光を透過する透明TFTが作成できる。従って、液晶ディスプレイのスイッチングトランジスタとして、現在、広く実用化されているシリコンTFTを、酸化亜鉛TFTで置き換えることにより、液晶素子の開口率を向上させることができると期待されている。しかし、酸化亜鉛は電子キャリア濃度が小さく、真性半導体に近い酸化亜鉛薄膜を得るためには、高価な単結晶基板の使用や高温成膜プロセスが必要となる(非特許文献4,5)。

本発明者らは2004年にアモルファス酸化物半導体を活性層とするTFTを発表した(非特許文献6,7、特許文献4)。このTFTはアモルファスのインジウム・ガリウム・亜鉛からなる酸化物(a-IGZO)を活性層として用いており、基板加熱なしにアモルファス状態のチャネル層を作製することが出来る。

a-IGZOをチャネルとするTFTはチャネル中のキャリアの動き易さを表す物性値である電界効果移動度(μEF)が約10cm2(Vs)-1、オン・オフ(On/Off)比が約106という優れたトランジスタ特性を示す。また、チャネルがアモルファス状態であり結晶粒界を含まないことから、試作されたTFT間のトランジスタ特性のばらつきが極めて少ないことが報告されている(非特許文献8)。従って、a-IGZOをチャネルとすれば、大面積でも特性が均一なTFTが作製できるので、大面積ディスプレイのスイッチングTFTとしての応用を目指した開発が精力的に進められている。

以上の様に、2000年以降、酸化物半導体をチャネルとするトランジスタが活発に研究され、実用レベルのn型チャンネルTFTが作成されてきたが、pチャネルで動作するTFTは作成されていない。その理由は金属酸化物では、伝導帯を構成する電子軌道は金属のs軌道であり、電子移動度の大きな化合物が多く存在するのに対して、価電子帯は酸素の2p軌道で構成されているために、価電子帯に存在する正孔の局在性が強く、正孔注入が難しく、また、たとえ注入されても、正孔移動度が小さいためと考えられる。

pチャンネルTFTの必要性は、次の二つがある。すなわち、第一に、CMOS回路を形成するためには、nチャネルTFT及びpチャネルTFTの両者が不可欠である。CMOS回路用pチャネルTFT用材料では、正孔移動度が、0.1cm2/V・秒以上あればよい。第二に、有機発光ダイオード(OLED)の駆動には、OLEDの正電極(カソード)とTFTのアノードが結合できるpチャネルトランジスタが、nチャネルトランジスタに比較して、優位性がある。この用途では、OLEDは、電流駆動デバイスであるために、pチャネル材料のホール移動度が、0.5cm2/V・秒以上であることが必要となる。

本発明者らは、pチャネルのトランジスタに不可欠なp型伝導性酸化物化合物に関して、鋭意研究開発を行い、価電子帯を構成する酸素の2p軌道に3d電子軌道を混入させるという開発指針に沿って、これまでに、多くの新規のp型導電性酸化物を発見、報告してきた(非特許文献9~12)。

さらに、発明者らは、s軌道から価電子帯が構成されるオキシカルコゲナイドは、p型伝導性を示すことを報告してきた(非特許文献13)。実際に、価電子帯トップが5s軌道から構成される酸化第一スズ(SnO)は、p型半導体になると報告されている(非特許文献14)。また、SnOの欠陥生成エネルギーについて報告されている(非特許文献15)。

SnOの薄膜成長に関しては、NaCl基板又はサファイヤ基板を用いたエピタキシャル薄膜成長がV.Krasevecらによって報告されている(非特許文献16)。また、前記非特許文献14で、X.Q.Panらは、焼成した酸化第二スズ(SnO2)をターゲットとして用い、電子線蒸着法で、SnO薄膜の成長を行い、低温成長した場合はアモルファスであるが、約350℃の基板温度ではPbO構造のα-SnO相が得られ、600℃では、エピタキシャルα-SnO薄膜が得られると報告している。また、SnF2が溶解した溶液を基材の表面に吹き付けて多結晶のSnO膜を製造する方法が提案されている(特許文献5)。

しかし、これらの文献でSnOと記載されている薄膜のホール移動度、キャリア濃度などの半導体電気特性は明らかにされておらず、さらに、これらの薄膜の伝導のタイプ(n又はp)も示されていない。また、SnO2薄膜をチャネルとするTFTが報告されている(非特許文献17)。C-W.Ouらは、酸化第二スズ(SnO2)をターゲットとして堆積後アニーリングしたSnO2薄膜をチャネルとするTFTがp型TFTとして動作することを報告している(非特許文献18)。しかし、得られたTFTは、電界移動度は、0.1cm2/V・秒未満と小さい。

Field of industrial application (In Japanese)

本発明は、酸化第一スズ(SnO)半導体を活性層としたpチャネル薄膜トランジスタとその製造方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
Sn4+及びSn0(錫金属)の含有量が、合計で10原子%未満である酸化第一スズ(S
nO)薄膜を薄膜トランジスタの基板上に堆積し、チャネル層としたことを特徴とするpチャネル薄膜トランジスタ。

【請求項2】
 
基板が(001)YSZ単結晶基板であり、SnO薄膜がエピタキシャル膜であることを特徴
とする請求項1記載のpチャネル薄膜トランジスタ。

【請求項3】
 
基板がガラス又はプラスチックであり、SnO薄膜がアモルファス膜であることを特徴と
する請求項1記載のpチャネル薄膜トランジスタ。

【請求項4】
 
正孔移動度が0.1cm2/V・秒以上であることを特徴とする請求項1記載のpチャネ
ル薄膜トランジスタ。

【請求項5】
 
気相法において、SnOをターゲットとして用いて、基板上に堆積するSnの酸化度合い
を基板温度及び雰囲気酸素分圧により制御し、Sn2+イオンの含有量が90原子%以上のSnO薄膜を成膜することによりチャネル層を形成することを特徴とする請求項1記載のpチャネル薄膜トランジスタの製造方法。

【請求項6】
 
請求項5記載の方法において、気相法がパルスレーザ堆積法(PLD法)であり、 基板として
(001)YSZ単結晶基板を用い、基板温度550℃以上、590℃以下としてエピタキシャル膜を堆積することを特徴とする請求項2記載のpチャネル薄膜トランジスタの製造方法。

【請求項7】
 
請求項5記載の方法において、気相法がパルスレーザ堆積法(PLD法)であり、 基板として
ガラス又はプラスチック基板を用い、基板温度を意図的に加熱しない温度としてアモルファス膜を堆積することを特徴とする請求項3記載のpチャネル薄膜トランジスタの製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2010521665thum.jpg
State of application right Registered
Reference ( R and D project ) ERATO/SORST Exploring and developing applications for active functions utilizing nanostructure embedded in transparent oxides AREA
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close