Top > Search of Japanese Patents > SHORT CIRCUIT PROTECTION DEVICE FOR SEMICONDUCTOR DEVICE

SHORT CIRCUIT PROTECTION DEVICE FOR SEMICONDUCTOR DEVICE

Patent code P120006816
File No. 10109
Posted date Mar 6, 2012
Application number P2011-111884
Publication number P2012-244365A
Patent number P5721137
Date of filing May 18, 2011
Date of publication of application Dec 10, 2012
Date of registration Apr 3, 2015
Inventor
  • (In Japanese)大村 一郎
  • (In Japanese)湯淺 一史
  • (In Japanese)谷村 拓哉
  • (In Japanese)附田 正則
Applicant
  • (In Japanese)国立大学法人九州工業大学
Title SHORT CIRCUIT PROTECTION DEVICE FOR SEMICONDUCTOR DEVICE
Abstract PROBLEM TO BE SOLVED: To provide a short circuit protection device for a semiconductor device that can automatically set optimum parameters even with characteristic differences of a semiconductor element, especially an IGBT, and a temperature change.
SOLUTION: In the short circuit protection device for a semiconductor device having charge detection means 22 for detecting a voltage VQG corresponding to a gate charge QG of an IGBT, reference voltage generation means 25 for generating a reference voltage VREF determinative of whether there is a load short circuit in terms of a charge at an input portion of the IGBT during a rated operation, determination means 27 for determining whether the voltage VQG detected by the charge detection means 22 is a voltage corresponding to a charge of the IGBT during a rated operation or a voltage corresponding to a charge under a load short circuit, and gate drive means 21 for outputting a signal to stop the operation of the IGBT if the determination means 27 detects a short circuit state, the reference voltage generation means 25 is provided with storage means 26 for detecting and storing a voltage VPEAK stabilized at a high level of the gate charge voltage VQG corresponding to the charge at the input portion of the IGBT during a rated operation.
Outline of related art and contending technology (In Japanese)

電力用半導体素子、例えばIGBT(Insulated Gate Bipolar Transistor)は、主にインバータなど電力制御装置に広く使用されている。
IGBTに接続された負荷が短絡すると、IGBTチップ1cm2あたり1000A以上もの大きな電流が流れ、チップの温度が1μ秒で300Kほど、急激に上昇し、IGBTは破壊する。このような破壊を防ぐために高速な保護が必要となる。

図18に従来の負荷短絡保護装置の例を示す。
従来の負荷短絡保護装置に使用されるIGBTでは、チップ上でIGBTの主エミッタからエミッタを分離した面積の小さいセンスエミッタが設けられている(例えば、特許文献1参照)。センスエミッタにはセンス抵抗RSを介して主エミッタと接続されており、センス抵抗RSでの電圧降下が制御回路に出力されている。

従来の負荷短絡保護方法は、IGBTのエミッタ電流IEが流れる経路から1000分の1程度、センスエミッタに電流を取り出して、センス抵抗RSで電圧降下を検知する。IGBTが定格動作時には大電流は流れないので、センス抵抗RSでの電圧降下は小さくなり負荷短絡と判断しない。一方、負荷短絡時には、大きな電流がIGBTに流れ、その結果センスエミッタにも比例して大きな電流が流れ、センス抵抗RSでの電圧降下が増加する。そこで、制御回路により電圧降下の増加を検知し、負荷短絡と判断すると、IGBTのゲート電圧を減少させてIGBTに流れるエミッタ電流IEを減少させる。

上述した従来の負荷短絡保護方法では、以下のような問題がある。
(1)エミッタ電流IEは、負荷短絡時に1cm2あたり1000A以上の大電流が流れるので、分流したセンスエミッタに流れる電流にノイズがのりやすく、ノイズによる誤動作を防ぐために制御回路が負荷短絡の判断を行うのに時間がかかる。すなわち、ノイズを除去するためにフィルタを通す必要があるが、フィルタによるノイズ除去に時間がかかる(時間遅れが生じる)ため、短絡保護の高速化が難しい。
(2)IGBTはチップの小型化、薄型化、大容量化が進められており、今後チップの熱容量が下がる一方でチップに流れる電流密度が増加する。それにつれて、負荷短絡時のチップの温度上昇の速度が速くなり、さらに高速な短絡保護が必要となるが、従来の保護方法では高速化が困難である。

図19に、前述したIGBTが定格動作時、及び負荷短絡時におけるゲート電荷QGの変化を示す。図示する結果は、耐圧が600VのIGBTを用いて、コレクタ・エミッタ間電圧VCEが100Vの条件下で行われたものである。

図示するように、パワー半導体(電力用半導体装置)、例えばIGBTに接続されている負荷が短絡を生じた際に、ゲート電荷QGが定格動作時より減少する。これはMOSゲート素子のミラー効果、及びネガティブゲートキャパシタンスによるものであり、負荷短絡時にゲート電荷QGが減少する特性はどのMOSゲート素子においても共通である。

図20に負荷短絡保護装置の概略及びその動作条件の図を、図21に図20の負荷短絡保護装置の詳細を示す。

図20(a)に示すように、この負荷短絡保護装置は、ゲート駆動手段51、電荷検出手段52、基準電圧発生手段53、判断手段54などの機能により構成される。

図21に示すように、ゲート駆動手段51は、ゲート制御信号(PWM)形成手段55が発生したパルス信号の電圧や電流を増幅してIGBTのMOSゲートに伝達する手段であり、電圧増幅のためのアンプAMPと電流増幅のためのトランジスタTr1,Tr2からなるゲートドライブ回路で構成される手段である。

電荷検出手段52は例えばトランジスタTr3~Tr6および抵抗R3~R6からなるカレントミラー回路、及びキャパシタCMと抵抗RQGを使用した積分回路により構成される手段である。カレントミラー回路は、IGBTのエミッタ電流IEが流れる経路と負荷短絡判断を行う制御回路とを分離する目的で、IGBTのゲートに流れる電流IGと、電荷検出手段に流れる電流IG*を等しく出力するために用いられる。

電荷は電流の時間積分により求められることから、IGBTのゲート電荷QGは電荷検出手段52に流れる電流IG*を測定することで求められる。IGBTのゲート電荷QGの変化を検知するために、キャパシタCMに蓄積される電荷がゲート電荷QGと等しいことを用いて、電流IG*をゲート電荷電圧VQGに変換し、ゲート電荷QGの変化を検知する。

基準電圧発生手段53は、IGBTの特性を考慮して、定格動作時及び負荷短絡時それぞれのゲート電荷電圧VQGの間の値で、誤作動を生じない程度で高速に負荷短絡の判断をするための基準電圧VREFを発生する手段である。

判断手段54はゲート電荷電圧VQGと基準電圧VREFとの大小を比較して負荷短絡の判断を行う手段である。

定格動作時には、図20(b)に示すように基準電圧VREFよりもゲート電荷電圧VQGが大きくなっており、保護信号を出力しない状態にしておく。

負荷短絡時には、図20(c)に示すようにゲート電荷QGの減少に伴いゲート電荷電圧VQGも減少して、基準電圧VREFよりもゲート電荷電圧VQGが小さくなる。ゲート電荷電圧VQGと基準電圧VREFの大小が逆転すると、判断手段54が負荷短絡状態であると判断して保護信号を出力する。保護信号が出力されると、ゲート駆動手段51へのON信号が遮断され、IGBTへの入力がOFF信号となることでIGBTをターンオフさせ、エミッタ電流IEを遮断する。
このような保護方法は既に公知であり、例えば特許文献2に開示されている。

Field of industrial application (In Japanese)

本発明は、電力用半導体装置の短絡保護装置に関するものであって、特に、負荷短絡により生じる大電流から半導体素子を自動的かつ高速に保護し、故障しにくい電力用半導体装置を提供するための保護装置に関する。

Scope of claims (In Japanese)
【請求項1】
 
半導体素子の入力部の電荷に対応する電圧を検出する電荷検出手段と、前記半導体素子の定格動作時の入力部の電荷から負荷短絡が発生したかどうかを判断するための基準電圧を発生する基準電圧発生手段と、前記電荷検出手段で検出された電圧が前記半導体素子の定格動作時のゲート電荷に対応する電圧か、あるいは負荷短絡時のゲート電荷に対応する電圧かを判断する判断手段と、前記判断手段が負荷短絡を検出したときに前記半導体素子を動作停止する信号を出力する半導体素子駆動手段とを持つ半導体装置の短絡保護装置において、
前記基準電圧発生手段に、前記半導体素子の定格動作時における入力部の電荷から負荷短絡が発生したかどうかを判断するための基準電圧を記憶する記憶手段を設けたことを特徴とする半導体装置の短絡保護装置。

【請求項2】
 
前記電荷検出手段のアナログ出力をデジタル信号に変換するアナログ・デジタル変換手段を設け、前記基準電圧発生手段及び前記判断手段をデジタル化し、前記判断手段からのデジタル出力信号をアナログ信号に変換して前記半導体素子駆動手段に出力するデジタル・アナログ変換手段を有する請求項1記載の半導体装置の短絡保護装置。

【請求項3】
 
前記半導体素子駆動手段へのアナログ制御信号をデジタル信号に変換する第2アナログ・デジタル変換手段と、負荷短絡時における前記判断手段からのデジタル出力信号をトリガーとしてゲート駆動手段に出力する波形をデジタル的な減衰波形に変換する減衰波形形成手段と、前記第2アナログ・デジタル変換手段の出力と前記減衰波形形成手段の出力を、定格動作時と負荷短絡時とで選択して前記デジタル・アナログ変換手段に出力するマルチプレクサとをさらに有する請求項2記載の半導体装置の短絡保護装置。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2011111884thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close