Top > Search of Japanese Patents > (In Japanese)半導体素子及び固体撮像装置

(In Japanese)半導体素子及び固体撮像装置

Patent code P120007771
Posted date Jul 10, 2012
Application number P2010-544171
Patent number P5688756
Date of filing Dec 25, 2009
Date of registration Feb 6, 2015
International application number JP2009071647
International publication number WO2010074252
Date of international filing Dec 25, 2009
Date of international publication Jul 1, 2010
Priority data
  • P2008-330572 (Dec 25, 2008) JP
Inventor
  • (In Japanese)川人 祥二
Applicant
  • (In Japanese)国立大学法人静岡大学
Title (In Japanese)半導体素子及び固体撮像装置
Abstract (In Japanese)p型の半導体領域(21)と、半導体領域(21)に埋め込まれたn型の受光用表面埋込領域(23)と、受光用表面埋込領域(23)に連続し、受光用表面埋込領域(23)よりもポテンシャル井戸が深いn型の電荷蓄積領域(24)と、電荷蓄積領域(24)が蓄積した電荷を読み出す電荷読み出し領域と、受光用表面埋込領域(23)から電荷を排出する排出ドレイン領域(25)と、受光用表面埋込領域(23)から排出ドレイン領域(25)へ電荷を排出する第1の電位制御手段(31,30)と、電荷蓄積領域(24)から電荷読み出し領域へ電荷を転送する第2の電位制御手段(32,30)とを備える。
Outline of related art and contending technology (In Japanese)

1994年に発表された「強度変調された照射野の検出及び復調のための装置(特許文献1参照。)」等の画素内に光で発生した電子の検出を時間領域で変調する機能をもったセンサ要素は、「ロックインピクセル」とも呼ばれる。

例えば、CMOS製造技術を用いて共通の半導体基板上に、ピクセル光検知ディテクタ、専用の電子回路及び対応する処理回路を形成した3次元画像化システムが提案されている(特許文献2参照。)。特許文献2の実施例においては、各ディテクタは、システムによって放射された光パルスが物体の点から反射され、そしてフォーカスされてピクセルディテクタによって検出される飛行時間(TOF)を用いるものであり、TOFデータに比例するクロックパルス数を積算する対応する高速カウンタを有している。TOFデータは、放射された光パルスを反射する物体上の点までの距離についての直接のディジタル的な尺度を与える。特許文献2の他の実施例では、カウンタ及び高速クロック回路の代わりに電荷蓄積器及び電子シャッタ(S1)が各ピクセルディテクタに設けられる。各ピクセルディテクタは電荷を蓄積し、その総量が往復のTOFの直接的な尺度を与える。

Field of industrial application (In Japanese)

本発明は、光が生成した電子の検出を時間領域で変調する機能をもった半導体素子、及びこの半導体素子を1次元又は2次元に周期的に配列した固体撮像装置に関する。

Scope of claims (In Japanese)
【請求項1】
 
第1導電型の半導体領域と、
前記半導体領域とフォトダイオードを構成するように、前記半導体領域の上部の一部に埋め込まれた第2導電型の受光用表面埋込領域と、
前記半導体領域の上部の一部に前記受光用表面埋込領域に連続して埋め込まれ、前記フォトダイオードが生成した電荷を移動させる場の方向を深さ方向として、前記受光用表面埋込領域よりもポテンシャル井戸の深さが深い第2導電型の電荷蓄積領域と、
前記電荷蓄積領域が蓄積した前記電荷を読み出す電荷読み出し領域と、
前記半導体領域の上部の一部に埋め込まれ、前記受光用表面埋込領域から前記電荷を排出する排出ドレイン領域と、
前記受光用表面埋込領域と前記排出ドレイン領域との間の前記半導体領域の上部に形成されるチャネルの電位の制御のみで、前記受光用表面埋込領域から前記排出ドレイン領域方向への前記電荷の排出と、前記受光用表面埋込領域から前記電荷蓄積領域方向への前記電荷の転送とを変調する第1の電位制御手段と、
前記電荷蓄積領域と前記電荷読み出し領域との間の前記半導体領域の上部に形成されるチャネルの電位を制御して、前記電荷蓄積領域から前記電荷読み出し領域へ前記電荷を転送する第2の電位制御手段
とを備え
前記第1の電位制御手段が前記受光用表面埋込領域から前記電荷蓄積領域に至る電荷転送経路を挟むような平面パターンで配置されていることを特徴とする半導体素子。

【請求項2】
 
前記電荷蓄積領域が前記受光用表面埋込領域よりも5~1000倍高不純物密度であることを特徴とする請求項1に記載の半導体素子。

【請求項3】
 
前記受光用表面埋込領域の少なくとも一部が、複数のストライプ状の平面パターンをなすことを特徴とする請求項1又は2に記載の半導体素子。

【請求項4】
 
前記電荷蓄積領域の下方に、第1導電型で前記半導体領域よりも高不純物密度のキャリアブロック層を更に備えることを特徴とする請求項1~3のいずれか1項に記載の半導体素子。

【請求項5】
 
第1導電型の半導体領域と、
前記半導体領域とフォトダイオードを構成するように、前記半導体領域の上部の一部に埋め込まれた第2導電型の受光用表面埋込領域と、
前記半導体領域の上部の一部に前記受光用表面埋込領域に連続して埋め込まれ、前記フォトダイオードが生成した電荷を移動させる場の方向を深さ方向として、前記受光用表面埋込領域よりもポテンシャル井戸の深さが深い第2導電型の電荷蓄積領域と、
前記電荷蓄積領域が蓄積した前記電荷を読み出す電荷読み出し領域と、
前記半導体領域の上部の一部に埋め込まれ、前記受光用表面埋込領域から前記電荷を排出する排出ドレイン領域と、
前記受光用表面埋込領域と前記排出ドレイン領域との間の前記半導体領域の上部に形成されるチャネルの電位の制御のみで、前記受光用表面埋込領域から前記排出ドレイン領域方向への前記電荷の排出と、前記受光用表面埋込領域から前記電荷蓄積領域方向への前記電荷の転送とを変調する第1の電位制御手段と、
前記電荷蓄積領域と前記電荷読み出し領域との間の前記半導体領域の上部に形成されるチャネルの電位を制御して、前記電荷蓄積領域から前記電荷読み出し領域へ前記電荷を転送する第2の電位制御手段
とを備え
前記第1の電位制御手段が前記受光用表面埋込領域から前記電荷蓄積領域に至る電荷転送経路を挟むような平面パターンで配置されている画素を複数配列したことを特徴とする固体撮像装置。

【請求項6】
 
前記電荷蓄積領域が前記受光用表面埋込領域よりも5~1000倍高不純物密度であることを特徴とする請求項5に記載の固体撮像装置。

【請求項7】
 
前記受光用表面埋込領域の少なくとも一部が、複数のストライプ状の平面パターンをなすことを特徴とする請求項5又は6に記載の固体撮像装置。

【請求項8】
 
前記電荷蓄積領域の下方に、第1導電型で前記半導体領域よりも高不純物密度のキャリアブロック層を更に備えることを特徴とする請求項5~7のいずれか1項に記載の固体撮像装置
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2010544171thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close