Top > Search of Japanese Patents > ELECTROLESS COPPER-PLATING SOLUTION, ELECTROLESS COPPER-PLATING METHOD, AND METHOD FOR FORMING OF EMBEDDED WIRING

ELECTROLESS COPPER-PLATING SOLUTION, ELECTROLESS COPPER-PLATING METHOD, AND METHOD FOR FORMING OF EMBEDDED WIRING commons

Patent code P130008809
File No. 246
Posted date Mar 27, 2013
Application number P2009-220867
Publication number P2011-068954A
Patent number P5377195
Date of filing Sep 25, 2009
Date of publication of application Apr 7, 2011
Date of registration Oct 4, 2013
Inventor
  • (In Japanese)新宮原 正三
  • (In Japanese)井上 史大
Applicant
  • (In Japanese)学校法人関西大学
Title ELECTROLESS COPPER-PLATING SOLUTION, ELECTROLESS COPPER-PLATING METHOD, AND METHOD FOR FORMING OF EMBEDDED WIRING commons
Abstract PROBLEM TO BE SOLVED: To provide an electroless copper-plating solution which can form an electroless copper-plated layer that is uniform even into the bottom of the hole regardless of the size of the inner diameter of the hole, an electroless copper-plating method, and a method for forming an embedded wiring, which can form reliable embedded wiring in the inner part of the hole by forming the electroless-copper-plated layer.
SOLUTION: The electroless copper-plating solution contains a polyethylene glycol compound having a thiol group or a disulfide bond, and copper ions. Further, the electroless copper-plating method is characterized in that a substrate 1 with a hole 2 formed is dipped into the electroless copper-plating solution to form an electroless-copper-plated layer 6 at the inside of the hole. Further, the method for forming of embedded wiring is characterized in the substrate 1 with the hole 2 formed is dipped into the electroless copper-plating solution to form embedded wiring made of the electroless-copper-plated layer 6 at the inside of the hole.
Outline of related art and contending technology (In Japanese)

電子機器に実装される半導体チップは、実装面積の省スペース化や処理速度の改善といった課題に対応するべく、より一層高密度化することが求められている。
高密度化の図られた半導体チップの一例として、三次元半導体チップが知られている(例えば、特許文献1)。
すなわち、三次元半導体チップとは、複数の半導体チップを積層し、積層された各半導体チップ同士を配線接続することで集積回路の高密度化を図った技術である。このような三次元半導体チップに用いられる各半導体チップは、チップ基板両面の導通が図られたものである必要があるため、従来、例えば半導体チップに孔を設け、該貫通孔内に導電性部材を埋め込むことによって形成された埋め込み配線が採用されている。

このような埋め込み配線を形成する具体的な方法としては、例えば、孔の形成された基板全体に窒化タンタル等のバリア膜を形成し、次いでパラジウムからなるめっき触媒を前記バリア膜上に堆積させ、その後、無電解銅めっき浴に浸すことによって前記孔の内部に無電解銅めっき層を形成する方法が開示されている(特許文献2)。

しかしながら、上述の如き従来技術によれば、孔の奥まで均一な無電解銅めっき層が形成されるためには、該孔の内径が少なくとも10μm以上であることが必要であり、内径が10μmに満たない孔に対して無電解銅めっきを行った場合には、無電解銅めっき層が孔の奥まで均一に形成され難いという問題があった。

また、CVD法により孔の内部にタングステンを埋め込む方法も検討されている(非特許文献1参照)。
しかしながら、タングステンの電気抵抗率が20μΩcm程度という高い値であることや、CVD法によりタングステンを埋め込む際には約400℃という高温の工程が必要であるために量産する際の製造工程及び製造装置が大掛かりになるという問題があった。

Field of industrial application (In Japanese)

本発明は、無電解銅めっき液、無電解銅めっき方法、及び埋め込み配線の形成方法に関する。

Scope of claims (In Japanese)
【請求項1】
 
チオール基又はジスルフィド結合を有するポリエチレングリコール化合物、及び銅イオンを含有することを特徴とする無電解銅めっき液。

【請求項2】
 
前記ポリエチレングリコール化合物の分子量が、350~800であることを特徴とする請求項1記載の無電解銅めっき液。

【請求項3】
 
上記請求項1又は2に記載の無電解銅めっき液に、孔の形成された基板を浸漬し、該孔の内部に無電解銅めっき層を形成することを特徴とする無電解銅めっき方法。

【請求項4】
 
上記請求項1又は2に記載の無電解銅めっき液に、孔の形成された基板を浸漬し、該孔の内部に無電解銅めっき層からなる埋め込み配線を形成することを特徴とする埋め込み配線の形成方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2009220867thum.jpg
State of application right Registered
(In Japanese)ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記までご連絡ください


PAGE TOP

close
close
close
close
close
close
close