Top > Search of Japanese Patents > (In Japanese)電界放出素子

(In Japanese)電界放出素子 meetings

Patent code P130009474
Posted date Jul 4, 2013
Application number P2011-540583
Patent number P5703527
Date of filing Nov 10, 2010
Date of registration Mar 6, 2015
International application number JP2010070416
International publication number WO2011059103
Date of international filing Nov 10, 2010
Date of international publication May 19, 2011
Priority data
  • P2009-259464 (Nov 13, 2009) JP
Inventor
  • (In Japanese)長尾 昌善
  • (In Japanese)吉田 知也
  • (In Japanese)根尾 陽一郎
Applicant
  • (In Japanese)国立研究開発法人産業技術総合研究所
  • (In Japanese)国立大学法人静岡大学
Title (In Japanese)電界放出素子 meetings
Abstract (In Japanese)電界放出素子において、放出される電子ビーム軌道に関し、球面収差要因を根本的な所から排除ないし軽減する。
引き出しゲート電極13よりも低い高さ位置で、エミッタ先端11tpに近い位置に開口内周縁31eを臨ませる収差抑制電極31を設ける。収差抑制電極31の開口内周縁31eの高さ位置はエミッタ先端11tpの高さ位置よりも低くする。収差抑制電極31には、エミッタ11の電位よりも低い電圧であって、エミッタ先端11tp近傍の等電位線を平行にするべく制御する収差抑制電圧Vspを印加する。
Outline of related art and contending technology (In Japanese)

電界放出素子(FED)は、当初、古典的な熱電子放出タイプの陰極線管(CRT)に代わり、主としてフラットパネルディスプレイ(FPD)型の画像表示装置に適当なる電子放出源として用いるべく研究、開発されてきた。昨今ではさらに、電子ビームリソグラフィの電子源としてとか、超高精細の要求されるFPDにも適当なるよう、エミッタ先端から放出される電子ビームを十分に集束できるような機能をも持つ電界放出素子も求められ始めた。

これに応えるべく研究された電界放出素子として、下記文献1に開示されているように、エミッタ先端周囲に設けられた引き出しゲート電極の他に、電子ビームを集束させるための集束電極(レンズ電極)を設けた、一般にダブルゲート型と略称される集束電極一体型電界放出素子がある。レンズ一体型FEAとも呼ばれるこの種の集束電極一体型電界放出素子では、引き出しゲート電極も集束電極も、基板上に形成されたエミッタの先端を上方空間に露呈する開口(望ましいのは極力真円に近い円形開口)を持つように形成される。そのため、これら電極は、エミッタを囲む電極という意味で、形態的な呼称からはリング状電極と呼ばれることもある。

文献1:″Fabrication of Silicon Field emitter arrays Integrated with beam focusing lens″,Yoshikazu Yamaoka他,Jpn.J.Appl.Phys.,Vol.35,Part 1,No.12B,(1996)pp.6626-6628.

この文献1では、集束電極に関し、引き出しゲート電極との位置関係において三形態(a)-(c)が開示されている。

(a)集束電極を引き出しゲート電極の上方に設けた構造。

(b)引き出しゲート電極を囲むように同一平面に設けた構造。

(c)引き出しゲート電極の上方に積層して設けられるけれども、引き出しゲート電極の開口縁部分がコニーデ式火山の噴火口のように、高さ方向に立ち上がって集束電極の開口内に侵入し、盛り上がった形になっている結果、集束電極の開口縁の高さ位置が当該引き出しゲート電極開口縁とほぼ同じ高さになっている構造。

少なくとも引き出しゲート電極の他に集束電極をも有する集束電極一体型電界放出素子の場合、例えばエミッタ電位を0Vとすると、引き出しゲート電極には、当然のことではあるが、電子を引き出すためにある一定の正の電圧Vexを印加する。集束電極には、放出された電子ビームを集束させるため、少なくともVexよりも低い電圧Vf(Vf<Vex)を印加する。もちろん、Vfが低い程、集束効果はより強くなるが、Vfを低くして行き、0V近くにまで低下させると、エミッタから取り出し得る電流量は大きく減少してしまう。これは、Vexよりも低い電圧Vfによりエミッタ先端での電界集中が緩和されてしまい、結果としてエミッタ先端に印加される電界強度が弱くなってしまうことに起因している。

この問題を克服するため、下記文献2に認められるように、集束電極の開口縁位置を引き出しゲート電極の開口縁位置よりも低くすることで、集束電極の創る低い電位分布がエミッタ先端には及ばないようにし、エミッタ先端に印加される電界強度を維持しつつ、放射される電子ビームの集束効果を得るようにした工夫が開示されている。

文献2:″Focusing Characteristics of Double-Gated Field-Emitter Arrays with a Lower Hight of the Focusing Electrode",Yoichiro Neo他,Appl.Phys.Exp.1(2008),053001-3.

しかし、このような構造であっても、より強い集束効果を得ようとすると、やはり集束電極の作る電位の低いポテンシャル障壁がエミッタ先端の上方に形成され、放出された電子ビームの一部がそのポテンシャル障壁を越えることができずにゲート電極の方に戻って来てしまい、やはり取り出し得る電流量が減ってしまうと言う別の問題に直面した。

そこで、電子放出点となるエミッタ先端の鉛直線上にポテンシャル障壁を形成しないように、さらにもう一段集束電極を設けて、ここにプラスの電圧を印加する試みがなされた。下記文献3の図2及び下記文献4の図9には、二枚の集束電極を有する構造が開示されている。

文献3:特開平7-192682号公報

文献4:特開平6-275189号公報

しかし、本発明者等が以前に行った電界計算および電子軌道の計算機シミュレーションでは、集束レンズとして二枚の集束電極を有する素子構造によれば、確かに集束した電子ビームは形成できるものの、エミッタ先端での電界集中が損なわれ、放出される電流量が減少する結果となった。換言すれば、エミッタ先端の電界強度を損なわずに電子ビームの集束を行い得るような各集束電極への電位配分を、実際のデバイスに印加可能な電圧範囲内で見い出すことができなかった。

そこで、本発明者等は、集束電極をもう一枚追加し、計三枚の集束電極の積層構造を持つ集束電極一体型電界放出素子構造を考えても見た。こうすれば、中間の第二集束電極に集束効果を満足させるに十分な低い電位を与えても、それによるエミッタ先端の電界集中の緩和を一番下の第一の集束電極で防ぐことができ、また、電子放出点の鉛直線上に形成されるポテンシャルの壁は一番上の第三集束電極で防ぐことができるのではないかと思われたからである。

事実、検証の結果、このような構造であれば、素子の電気的特性としては満足な特性が得られることが分った。しかし今度は、製法上からの問題が生じた。つまり、そのような集束電極三枚構成にする場合、中間の第二集束電極は例えば1μm以上等、200nm程度で済む他の電極に比すとその膜厚をかなり厚くせねば、効率的な電子ビーム集束効果は得られなくなることが分かったのである。ところが、同一基板上にこのように第二集束電極のみが厚い構造を形成しようとすると、これまでに開示されてきた様々な作製方法のいずれを適用しても、そのような構造は好適には作製できないのである。

そこで本発明者の一部は、特願2008-218897号として出願された下記文献5において、このような問題も解決すべく、合理的な素子製造方法と共に、図4に示すような、略々同じオーダの厚みの集束電極を少なくとも四段積層した構造の電界放出素子を提案した。最下段の引き出しゲート電極を含めると、電極積層構造は全部で五段構成となる。

文献5:特開2010-55907号公報

図4(B)はこのような電界放出素子の一例の平面図であって、本図中の4A-4A線に沿う断面端面図が同図(A)である。基板10上には先端11tpが先鋭な電子放出端となるエミッタ11が形成され、このエミッタ11の少なくとも先端11tpを露呈するために、基板10上には絶縁膜12が設けられていて、その上に、適当な電圧(バイアス電圧)を印加することでエミッタ先端11tpからの電子放出を促すための引き出しゲート電極13が形成されている。

この引き出しゲート電極13の上に、放出される電子軌道に関する集束レンズとなる集束電極積層構造20が構築される。この集束電極積層構造20は、一層の絶縁膜と、その上に形成された一層の集束電極とを単位積層段とした場合、この単位積層段を基板10の鉛直方向に沿って少なくとも四段以上、積層して構成されており、図示の場合には四段となっている。最下段、すなわち高さ方向で一番下に位置する集束電極21を第一集束電極と呼ぶとすると、上に向かって順番に第二集束電極22、第三集束電極23、第四集束電極24がそれぞれ第一~第四の絶縁膜25~28を介して積層形成されている。

引き出しゲート電極13と第一~第四集束電極21~24は、図4(B)に示す通り、上から平面的に見ると全て開口を有し、一般にこの開口は最も望ましくは円形開口である。従って、図4(A)の断面端面で見ると、各絶縁膜12,25~28も各電極13,21~24も、それぞれがエミッタ11に対し、半径方向に離間して空隙を置きながら当該エミッタ11を取り囲むように設けられている。

換言すれば、各絶縁膜12,25~28にあってはその開口の内周縁12e,25e~28eが、また各電極13,21~24にあってはその内周縁13e,21e~24eが、エミッタ11に対し半径方向に見てそれぞれ最も近い部分となっている。また、断面形状においてはコニーデ式火山の噴火口近傍の形状に似ており、開口12e,25e~28e:13e,21e~24eの近傍は、どれも裾野より上方に盛り上がるような形になっている。

このように四枚の集束電極21~24が積層された集束電極一体型電界放出素子であると、従来の二枚以下の集束電極を持つ素子はもとより、製造方法的に無理のある三枚の集束電極を持つ素子に比し、原理構造として十分に現実的に作製可能であるという必須条件を満たしながら、電位の与え方の自由度が大幅に向上し、電界分布制御に自由度と確度が生まれ、電子電流の減少や放出された電子ビームが逆戻りする等のおそれを根本的に解決できる。

このような構造において、同文献5では、最適な電界集中を得るために、エミッタ11の先端11tpと引き出しゲート電極13の内周縁13eの高さ位置を望ましくは同じ高さ、ないしエミッタ先端11tpの方を0.1μm程度高くすることや、寸法d1~d4で示す通り、各絶縁膜25~28の開口内周縁25e~28eを、それぞれ自身の上の各電極21~24の内周縁21e~24eよりも半径方向外方に望ましくはある程度後退させておくことが述べられている。

後者は、放出された電子がこれらの絶縁膜25e~28eに衝突するとその部分の絶縁耐圧が劣化し、リーク電流発生のおそれを生み、信頼性が低下するため、これを防ぐためと、図示しないアノード電極に到達する前に放出電子が残留ガス分子と衝突するとそのガス分子をイオン化するが、生成された正イオンは電子とは逆向きにエミッタ11に向かって加速され、やがては基板10上に構築されている構造体のどこかに衝突するので、その衝突が絶縁膜において起こると、やはり絶縁耐圧の劣化に繋がるので、そのような衝突が起きないようにするためである。

周知のように、アノード電極に印加される電圧は数kV程度と、引き出しゲート電極13や集束電極21~24に印加する電圧に比せば遙かに高いので、正イオンの軌道は引き出しゲート電極13や集束電極21~24に印加されている電圧値の如何に拘らず、基板10に対して略々垂直となる。したがって、正イオンが絶縁膜25~28に衝突するのを防ぐためには、鉛直上方からデバイスを見たときに、それぞれの絶縁膜内周縁25e~28eが見えないような位置にまで、各絶縁膜25~28を後退させて置く必要がある。そのため、図示のように各電極の開口径が下に位置する電極程、小径となるように構成した場合、これに呼応してエミッタ11に近い下段の絶縁膜程、後退量を大きく(後退距離を長く)設定するのが良く、すなわちd1>d2>d3>d4とするのが良いのである。

また、例えば集束電極22や第三集束電極23への電界集中が大きくなり、それらから電界放出が起こってしまうと具合が悪いので、それを避けるために、少なくとも電界放出が起こる可能性のある電極の仕事関数を高くすることで電子放出を起こりにくくするか、図4(A)で仮想線の円で囲った部分に第三集束電極23で代表させてその内周縁23eを拡大して示しているように、電極表面とそれに直交する内周縁23eの面との接合縁部に鋭利な角ができないように、当該開口内周縁の表面を角を持たない滑らかな形状、例えば断面半円形状に加工するのが良いとされている。

後述の所から明らかなように、本発明は上述の文献5とは別の観点から別の改良構成を提案するものであるが、予め述べておくと、本発明を当該図4に示した電界放出素子と同様の断面構造の素子に適用する場合には、上述した種々の配慮は本発明を適用した電界放出素子においてもそのままに適用できる。

いずれにしても、図4に示した電界放出素子の提供により、それ以前の電界放出素子の有していた様々な欠点や不利を克服ないし少なくとも緩和できたことは間違いない。取り出し得る電子電流量を低下させることなく、エミッタから放出される電子ビームを十分に集束することができ、また、各電極への電位の与え方の自由度も大幅に向上し、電界分布制御に自由度と確度が生まれた。換言すれば、電子電流量の確保と電子ビーム集束のために望ましいバイアス電圧を印加するための原理構造が提供されたと言って良い。

Field of industrial application (In Japanese)

本発明は、基板上に設けられたエミッタの先鋭な先端に高電界を印加し、当該エミッタ先端から電子を放出させる電界放出素子(冷電子放出素子とも言う)に関し、特に放出される電子を集束しながらアノード電極に向けて出力する際に当該放出電子軌道に見込まれる球面収差を抑制するための改良に関する。

Scope of claims (In Japanese)
【請求項1】
 
基板上に設けられ、先端が先鋭な電子放出端となっているエミッタと,該エミッタ先端を露呈する開口を有し、引き出し電圧を印加することで該エミッタから電子を放出させる引き出しゲート電極と,を含んで成る電界放出素子において;
上記エミッタ先端を露呈する開口を有し、その開口内周縁が上記引き出しゲート電極の開口内周縁よりも上記エミッタ先端により近い位置に設けられた収差抑制電極をさらに含み;
上記引き出しゲート電極の上記開口の内周縁は上記エミッタ先端の高さ位置よりも高くなっているのに対し、該収差抑制電極の開口の内周縁の高さ位置は上記エミッタ先端の高さ位置よりも低くなっていると共に;
該収差抑制電極には、収差抑制電圧印加回路が接続し;
該収差抑制電圧印加回路は該収差抑制電極に対し、該エミッタの電位よりも低い電圧範囲において上記エミッタ先端近傍の等電位線を上記収差抑制電極の開口内周縁と平行にするべく制御する収差抑制電圧を印加すること;
を特徴とする電界放出素子。

【請求項2】
 
上記収差抑制電極の上記エミッタ先端を露呈する開口の径はサブミクロンオーダ以下であって、該収差抑制電極の高さ位置と上記エミッタ先端の高さ位置との高低差は50nm以上100nm以下であること;
を特徴とする請求項1記載の電界放出素子。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2011540583thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close