Top > Search of Japanese Patents > (In Japanese)SiC半導体素子およびその作製方法

(In Japanese)SiC半導体素子およびその作製方法 meetings

Patent code P130009600
Posted date Jul 12, 2013
Application number P2011-545956
Patent number P5610492
Date of filing Dec 13, 2010
Date of registration Sep 12, 2014
International application number JP2010007231
International publication number WO2011074237
Date of international filing Dec 13, 2010
Date of international publication Jun 23, 2011
Priority data
  • P2009-285561 (Dec 16, 2009) JP
Inventor
  • (In Japanese)矢野 裕司
  • (In Japanese)岡本 大
Applicant
  • (In Japanese)国立大学法人奈良先端科学技術大学院大学
Title (In Japanese)SiC半導体素子およびその作製方法 meetings
Abstract (In Japanese)SiC半導体の絶縁膜とSiCとの界面の界面準位密度を低減させ、チャネル移動度を向上させたSiC半導体素子およびその作製方法を提供する。SiC半導体10基板上に絶縁膜20が形成された半導体素子において、絶縁膜20にリン30を添加する。絶縁膜にリンが添加されることにより、絶縁膜とSiCの界面21の欠陥(界面準位密度)が大幅に低減でき、チャネル移動度を従来と比べて飛躍的に向上できる。絶縁膜に対するリンの添加は、熱処理によって行われる。熱処理を用いて、絶縁膜にリンを添加することで、絶縁膜の信頼性を維持でき、チャネル移動度や閾値電圧のばらつきを回避することができる。
Outline of related art and contending technology (In Japanese)

SiC半導体とは炭素(C)とケイ素(Si)の化合物であるSiC(Silicon carbide,炭化ケイ素)からなる半導体である。SiC半導体の最大の特徴は、パワーエレクトロニクスに用いる半導体デバイス(パワーデバイス)の材料として適した物性値を有することである。例えば、市販されている単結晶の4H-SiCの場合、禁制帯幅が3.3eVと従来のSi半導体に比べて3倍と広く、絶縁破壊電界強度が3MV/cmと従来のSi半導体に比べて10倍程度大きく、また飽和電子速度が従来のSi半導体に比べて3倍と速い。また、SiC半導体は、Si半導体よりも、熱伝導性,耐熱性,耐薬品性に優れており、放射線に対する耐性もSi半導体より高いという特徴を備えている。このような特徴から、SiC半導体、特に、SiCのMISFET(MIS型電界効果トランジスタ)またはMOSFET(MOS型電界効果トランジスタ)は、パワーエレクトロニクスに用いられる半導体デバイスに好適に使用されている。

しかし、SiCのMIS(MOS)FETでは、ゲート絶縁膜(ゲート酸化膜)とSiCの界面における欠陥が多く、チャネル移動度が小さいことが、従来から問題とされていた。特に、4H-SiCでは、バルク結晶中の電子移動度が800-1000cm2/Vsと高いのに対し、SiCのMIS(MOS)FETのチャネル移動度(Si面)は、10cm2/Vsと小さいことが問題として挙げられていた。

また従来から、SiCの熱酸化やCVD法を用いて絶縁膜を形成したり、また形成した絶縁膜をNO,N2O,NH3ガスなどにより絶縁膜とSiCの界面を窒化することなどが行われており、界面における欠陥を少なくして、チャネル移動度を向上させている。しかしながら、SiCのMIS(MOS)FETのチャネル移動度(Si面)は、界面を窒化した場合でも、40-50cm2/Vsと小さく、更なるチャネル移動度の向上が切望されている。

SiCのMIS(MOS)FETのチャネル移動度が小さい理由は、従来技術で作製されるSiCの界面には欠陥が多い、すわなち、界面準位密度が大きいためである。SiCのMIS(MOS)FETのチャネル移動度が小さいことによって、MIS(MOS)FETのトランジスタのオン抵抗値が大きくなる。トランジスタのオン抵抗値が大きくなれば消費電力が多くなってしまう。

上述したように、4H-SiCでは、本来、バルク結晶中の電子移動度が800-1000cm2/Vsと高いにも関わらず、SiCのMIS(MOS)FETといったデバイス化を図ると、欠陥(界面準位密度の大きさ)のためにチャネル移動度が小さくなってしまうのである。すなわち、デバイス化することで、本来、高い電子移動度を持つSiCのポテンシャルを全く活かせなくなるのである。

これまで、MIS(MOS)FETのチャネル移動度を向上させて、トランジスタのオン抵抗を小さくするための先行技術が数多く知られている。例えば、ゲート絶縁膜直下のSiCに窒素やリンをイオン注入したり、エピタキシャル成長させたりして、p型層の表面を低濃度化またはn型化することによりチャネル移動度を向上する作製方法が知られている(例えば、特許文献1を参照)。また、絶縁膜とSiCの界面を窒化することにより、チャネル移動度を向上する作製方法が知られている(例えば、特許文献2を参照)。さらに、ゲート絶縁膜(ゲート酸化膜)に対してH2Oを含んだ雰囲気で熱処理を施してチャネル移動度を向上する作製方法が知られている(例えば、特許文献3を参照)。

しかしながら、上記特許文献1では、ゲート絶縁膜直下のSiCに窒素やリンをイオン注入させたり、エピタキシャル成長させたりするので、SiC基板上に設ける絶縁膜の信頼性が悪いという問題が生じていた。またエピ濃度や膜厚の制御性にも問題があり、それに起因してチャネル移動度や閾値電圧がばらつくという問題が生じていた。

また、上記特許文献2では、界面を窒化することにより界面準位密度が低減し、チャネル移動度が向上するものの、上述したようにチャネル移動度は40cm2/Vs程度である。

また、上記特許文献3では、ゲート絶縁膜(ゲート酸化膜)に対してH2Oを含んだ雰囲気で熱処理を施すことにより、チャネル移動度が向上するものの、チャネル移動度は50cm2/Vs程度である。更に、効果のあるプロセス条件の範囲が狭いという問題もある。

Field of industrial application (In Japanese)

本発明は、SiC半導体素子の絶縁膜(酸化膜)とSiC半導体における界面欠陥を低減し、MISFET(MIS型電界効果トランジスタ)またはMOSFET(MOS型電界効果トランジスタ)等のチャネル移動度を向上させる技術に関するものである。

Scope of claims (In Japanese)
【請求項1】
 
少なくともSiC半導体基板と、基板に接する絶縁膜を備える半導体素子において、前記絶縁膜にリンを含み、前記SiC半導体基板と前記絶縁膜との界面のリンの密度が1×1021cm-3以上であり、前記SiC半導体基板と前記絶縁膜との界面の界面準位密度が、伝導帯端からのエネルギーが0.2~0.6eVの範囲で1×1011cm-2eV-1以下であることを特徴とするSiC半導体素子。

【請求項2】
 
前記半導体素子のチャネル移動度が、85cm2/Vs以上であることを特徴とする請求項1に記載のSiC半導体素子。

【請求項3】
 
前記絶縁膜において、膜厚方向に、SiC半導体基板との界面までリン濃度が一様に分布していることを特徴とする請求項1又は2に記載のSiC半導体素子。

【請求項4】
 
前記絶縁膜がゲート絶縁膜として用いられることを特徴とする請求項1~3のいずれかに記載のSiC半導体素子。

【請求項5】
 
前記絶縁膜が表面パッシベーション膜として用いられることを特徴とする請求項1~4のいずれかのSiC半導体素子。

【請求項6】
 
請求項1~5のいずれかに記載のSiC半導体素子の作製方法であって、
SiCからなる半導体基板上に絶縁膜を形成する絶縁膜形成工程、
前記絶縁膜に熱処理によってリンを添加するリン添加工程、
を少なくとも備え、
前記リン添加工程は、前記絶縁膜に対して、分子量90以上のリン化合物をリン源としてバブリングし、800~1100℃の温度で熱処理を行う、ことを特徴とするSiC半導体素子の作製方法。

【請求項7】
 
請求項6に記載のSiC半導体素子の作製方法において、さらに、
形成した前記絶縁膜に対して、酸化窒素ガスを用いて界面窒化および残留炭素の除去を行う界面窒化工程、
水素アニールを用いて未結合手を終端する終端工程、
を備えたSiC半導体素子の作製方法。

【請求項8】
 
前記リン添加工程の後に、不活性ガスを用いてアニール処理を行う不活性ガスアニール工程を含む、ことを特徴とする請求項6又は7に記載のSiC半導体素子の作製方法。

【請求項9】
 
前記リン添加工程は、前記絶縁膜に対して、塩化ホスホリル(POCl3)溶液をバブリングし、酸素および不活性ガスの混合ガス雰囲気で、950~1100℃の温度で熱処理を行う、ことを特徴とする請求項6~8のいずれかに記載のSiC半導体素子の作製方法。

【請求項10】
 
前記リン添加工程は、前記絶縁膜に対して、塩化ホスホリル(POCl3)溶液をバブリングし、酸素および不活性ガスの混合ガス雰囲気で、800~1100℃の温度で熱処理を行い、前記不活性ガスアニール工程は950~1100℃の温度で行うことを特徴とする請求項8に記載のSiC半導体素子の作製方法。

【請求項11】
 
前記不活性ガスが窒素ガスまたはアルゴンガスであることを特徴とする請求項8~10のいずれかに記載のSiC半導体素子の作製方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2011545956thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close