Top > Search of Japanese Patents > (In Japanese)固体撮像装置、画素信号を読み出す方法、画素

(In Japanese)固体撮像装置、画素信号を読み出す方法、画素

Patent code P130009634
Posted date Jul 17, 2013
Application number P2011-552756
Patent number P5713266
Date of filing Jan 28, 2011
Date of registration Mar 20, 2015
International application number JP2011051813
International publication number WO2011096340
Date of international filing Jan 28, 2011
Date of international publication Aug 11, 2011
Priority data
  • P2010-024595 (Feb 5, 2010) JP
Inventor
  • (In Japanese)川人 祥二
  • (In Japanese)安富 啓太
Applicant
  • (In Japanese)国立大学法人静岡大学
Title (In Japanese)固体撮像装置、画素信号を読み出す方法、画素
Abstract (In Japanese)画素11では、浮遊半導体領域FDは光電変換素子PDからの電荷を蓄積する。第1の電荷転送経路CTP1は光電変換素子PDから蓄積ダイオードSDを介して浮遊半導体領域FDに至る。第2の電荷転送経路CTP2は、光電変換素子PDから前記浮遊半導体領域に至る。出力部AMPは、浮遊半導体領域FDにおける電位に応じた信号を提供する。第1の電荷転送経路CTPは、光電変換素子PDからの電荷の転送を制御する第1のシャッタースイッチTR(GS1)と、光電変換素子PDからの電荷を蓄積する蓄積ダイオードSDと、蓄積ダイオードSDから浮遊半導体領域PDへの電荷転送を制御する転送スイッチTR(TF1)とを含み、第2の電荷転送経路CTPは光電変換素子PDからの電荷の転送を制御するシャッタースイッチTR(GS2)を含む。
Outline of related art and contending technology (In Japanese)

特許文献1のイメージセンサは、グローバル(全画素同時)電子シャッタ、リセットノイズ除去の機能を有する。この全画素同時電子シャッタ機能を有するイメージセンサでは、イメージセンサの一部にCCD構造が用いられている。また、電荷を保持するために埋め込み型のMOSキャパシタを用いて低暗電流を提供している。

特許文献2及び3では、CMOSイメージセンサが記載されている。これらのイメージセンサは、CCD構造を用いずに、電荷を保持するために埋め込み型蓄積ダイオードを使用する。このCMOSイメージセンサでは、シャッタゲートの制御により、フォトダイオードと蓄積ダイオードとの2つのダイオードで電荷がシェアされる。この電荷のシェアにより、フォトダイオードで発生した電荷の一部が蓄積ダイオードに移動する動作を利用して電子シャッタ動作を提供している。特許文献4に記載されたCMOSイメージセンサのための画素の光検出器の領域は、そのセンタに対して対称性を有するように配置される。

非特許文献1のMOSイメージセンサでは、画素内で合成を行い、区分的線形の広ダイナミックレンジを実現している。また、非特許文献2のMOSイメージセンサでは、線形応答/対数応答を組み合わせて広ダイナミックレンジを実現している。

Field of industrial application (In Japanese)

本発明は、固体撮像装置、画素信号を読み出す方法、及び画素に関する。

Scope of claims (In Japanese)
【請求項1】
 
固体撮像装置であって、
アレイ状に配列された複数の画素を含む画素アレイと、
前記画素を制御するための第1、第2、第3の制御信号を生成する制御回路と、
前記画素アレイからの第1及び第2の画素信号を一フレームにおいて読み出す読出回路と、
前記読出回路からの信号を処理する信号処理部と、
を備え、
各画素は、
受けた光から電気信号を生成する光電変換素子と、
前記光電変換素子からの電荷を蓄積する浮遊半導体領域と、
前記光電変換素子から前記浮遊半導体領域に至る第1の電荷転送経路と、
前記光電変換素子から前記浮遊半導体領域に至る第2の電荷転送経路と、
前記浮遊半導体領域における電位に応じた信号を提供する出力部と、
を含み、
前記第1及び第2の電荷転送経路の一方は、前記第1の制御信号に応答して前記光電変換素子からの電荷の転送を制御する第1のシャッタースイッチと、前記光電変換素子からの電荷を蓄積する第1の蓄積ダイオードと、前記第2の制御信号に応答して前記第1の蓄積ダイオードから前記浮遊半導体領域への電荷転送を制御する第1の転送スイッチと、
を含み、
前記第1及び第2の電荷転送経路の他方は、前記第3の制御信号に応答して前記光電変換素子から前記浮遊半導体領域への電荷蓄積部を介さない電荷の転送を制御する第2のシャッタースイッチを含み、
前記第1の画素信号は、前記第1の電荷転送経路を介して前記浮遊半導体領域に転送された第1の転送電荷に対応し、
前記第2の画素信号は、前記第2の電荷転送経路を介して前記浮遊半導体領域に転送された第2の転送電荷に対応し、
前記一方の電荷転送経路を介して転送される電荷の蓄積のための第1蓄積期間は、前記他方の電荷転送経路を介して転送される電荷の蓄積のための第2蓄積期間より長く、
前記信号処理部は、前記第1及び第2の画素信号から合成画像信号を合成する信号合成部を含み、
前記合成画像信号は、前記第1及び第2の画素信号の各々におけるダイナミックレンジよりも広いダイナミックレンジを有する、
ことを特徴とする固体撮像装置。

【請求項2】
 
前記画素は、前記浮遊半導体領域をリセットするリセットスイッチを含み、
前記制御回路は、前記リセットスイッチを制御するリセット信号を生成し、
前記第1の画素信号は、前記第1の転送電荷に対応した第1信号レベルと、前記リセットスイッチによりリセットされた前記浮遊半導体領域の電位に対応した第1リセットレベルとを含み、
前記第2の画素信号は、前記第2の転送電荷に対応した第2信号レベルと、前記リセットスイッチによりリセットされた前記浮遊半導体領域の電位に対応した第2リセットレベルとを含み、
前記読出回路は、前記第1及び第2の画素信号をそれぞれ標本化するための第1及び第2の相関二重サンプリング回路を含む、ことを特徴とする請求項1に記載された固体撮像装置。

【請求項3】
 
前記画素は前記光電変換素子から前記浮遊半導体領域に至る第3の電荷転送経路を更に備え、
前記第3の電荷転送経路は、第5の制御信号に応答して前記光電変換素子からの電荷転送を制御する第3のシャッタースイッチと、前記光電変換素子からの電荷を蓄積する第3の蓄積ダイオードと、第6の制御信号に応答して前記第3の蓄積ダイオードから前記浮遊半導体領域への電荷転送を制御する第3の転送スイッチと、を含み、
前記信号処理部は、前記画素アレイからの第3の画素信号を読み出し、
前記第3の画素信号は、前記第3の電荷転送経路を介して前記浮遊半導体領域に転送された電荷に対応する、ことを特徴とする請求項1又は2に記載された固体撮像装置。

【請求項4】
 
アレイ状に配列された複数の画素を含む画素アレイから画素信号を読み出す方法であって、当該方法は、
前記画素アレイにおける画素の各々における光電変換素子を用いてフレーム期間内の第1蓄積期間に第1の電荷蓄積を行うステップと、
前記第1の電荷蓄積における電荷を前記画素における第1の電荷転送経路を介して前記画素における浮遊半導体領域に転送するために、該電荷を前記第1の電荷転送経路内の第1の蓄積ダイオードに一時的に蓄積するステップと、
前記光電変換素子を用いて前記フレーム期間内の第2蓄積期間に第2の電荷蓄積を行うステップと、
前記画素の第2の電荷転送経路を介して前記第2の電荷蓄積における電荷を電荷蓄積部を介さないで前記浮遊半導体領域に転送すると共に、前記浮遊半導体領域における転送電荷量に応じた画素信号をカラム線に提供するステップと、
前記カラム線上の前記画素信号を読み出すステップと、
前記第1の蓄積ダイオードに一時的に蓄積された電荷を前記浮遊半導体領域に転送すると共に、前記浮遊半導体領域における転送電荷量に応じた別の画素信号をカラム線に提供するステップと、
前記カラム線上の前記別の画素信号を読み出すステップと、
前記画素信号及び前記別の画素信号を処理するステップと、
を備え、
前記第1蓄積期間は、前記第2蓄積期間より長く、
前記画素信号及び前記別の画素信号から合成画像信号を合成するステップを更に備え、
前記合成画像信号は、前記画素信号及び前記別の画素信号の各々におけるダイナミックレンジよりも広いダイナミックレンジを有する、
ことを特徴とする、画素信号を読み出す方法。

【請求項5】
 
固体撮像装置のための画素であって、
受けた光から電気信号を生成する光電変換素子と、
前記光電変換素子からの電荷を蓄積する浮遊半導体領域と、
前記光電変換素子から前記浮遊半導体領域に至る第1の電荷転送経路と、
前記第1の電荷転送経路と異なり前記光電変換素子から前記浮遊半導体領域に至る第2の電荷転送経路と、
前記浮遊半導体領域における電位に応じた信号を提供する出力部と、
を含み、
前記第1の電荷転送経路は、前記光電変換素子からの電荷の転送を制御する第1のシャッタースイッチと、前記光電変換素子からの電荷を蓄積する第1の蓄積ダイオードと、前記第1の蓄積ダイオードから前記浮遊半導体領域への電荷転送を制御する第1の転送スイッチと、を含み、
前記第2の電荷転送経路は、前記光電変換素子から前記浮遊半導体領域への電荷蓄積部を介さない電荷の転送を制御する第2のシャッタースイッチを含み、
前記第1のシャッタースイッチは、前記光電変換素子と前記第1の蓄積ダイオードの一端との間に接続され、
前記第1の転送スイッチは、前記第1の蓄積ダイオードの前記一端と前記浮遊半導体領域との間に接続され、
前記第1の電荷転送経路を介して転送される電荷の蓄積のための第1蓄積期間は、前記第2の電荷転送経路を介して転送される電荷の蓄積のための第2蓄積期間より長い、
ことを特徴とする画素。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2011552756thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close