Top > Search of Japanese Patents > METHOD OF MANUFACTURING SEMICONDUCTOR WAFER

METHOD OF MANUFACTURING SEMICONDUCTOR WAFER

Patent code P130009743
File No. KG0083-JP01
Posted date Aug 5, 2013
Application number P2009-274910
Publication number P2011-119412A
Patent number P5540349
Date of filing Dec 2, 2009
Date of publication of application Jun 16, 2011
Date of registration May 16, 2014
Inventor
  • (In Japanese)金子 忠昭
Applicant
  • (In Japanese)学校法人関西学院
Title METHOD OF MANUFACTURING SEMICONDUCTOR WAFER
Abstract PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor wafer whereby epitaxial growth of a 4H-SiC monocrystal layer on the surface of a base can be efficiently effected.
SOLUTION: The method of manufacturing a semiconductor wafer includes an Si-layer formation process, an Si-layer sealing process, a heating process, and a growing process. In the Si-layer formation process, an Si layer 71 is formed on the surface of a monocrystal SiC base 70. In the Si-layer sealing process, a 3C-SiC polycrystal layer 72 is formed on the monocrystal SiC base 70 formed with the Si layer 71, so as to seal the Si layer 71. In the heating process, the monocrystal SiC base 70 is heated to melt the Si layer 71 inside the 3C-SiC polycrystal layer 72 to form an Si molten solution layer 71a. In the growing process, heating control is effected to allow the Si molten solution layer 71a to take C and Si in from the 3C-SiC polycrystal layer 72 and the C taken in is coupled with the Si in the Si molten solution layer, whereby epitaxial growth of a 4H-SiC monocrystal on the monocrystal SiC base 70 is effected.
Outline of related art and contending technology (In Japanese)

高周波デバイスの半導体材料としては、シリコン(Si)やガリウム砒素(GaAs)等が従来から知られるところである。高周波デバイスの利用分野は近年急速に拡大しており、それに伴って、高温環境等の苛酷な領域で使用される機会も増加している。従って、高温環境に耐えられる高周波デバイスの実現は、幅広い用途環境における動作の信頼性と大量の情報処理・制御性の向上にとって重要な課題の1つである。

耐熱性に優れる半導体ウエハを製造する材料の1つとして、炭化ケイ素(SiC)が注目されている。SiCは、機械的強度に優れるとともに、放射線にも強い。また、SiCは、不純物の添加によって電子や正孔の価電子制御も容易にできるとともに、広い禁制帯幅(6H型の単結晶SiCで約3.0eV、4H型の単結晶SiCで3.2eV)を有するという特徴を備えている。このような理由から、SiCは、上述した既存の半導体材料では実現できない高温、高周波、耐電圧・耐環境性を実現できる次世代のパワーデバイスの材料として期待されている。

従来から、SiCを用いた半導体ウエハの製造方法において、エピタキシャル層を形成する方法が知られている。この種の製造方法を開示するものとして例えば特許文献1及び特許文献2がある。

特許文献1では、以下のようなSiCエピタキシャル層の形成方法が開示されている。即ち、SiCエピタキシャル層の形成方法は、種結晶添加昇華技術を用いてSiCのバルク結晶を成長させる工程と、バルク結晶表面に液相エピタキシャル成長させる工程と、を含む。前記液相エピタキシャル成長させる工程では、溶融成長を行うことで、前記種結晶からバルク結晶基板に伝播したマイクロパイプ欠陥を塞ぐことができ、マイクロパイプ欠陥の少ないSiCのエピタキシャル層を形成させることが可能となる。

特許文献2では、単結晶SiCを液相エピタキシャル成長させる方法として準安定溶媒エピタキシー(MSE)法が開示されている。MSE法は、単結晶SiCからなるシード基板と、このシード基板より自由エネルギーの高い炭素供給フィード基板と、を対向配置し、前記シード基板と前記炭素供給フィード基板との間にSi融液層を溶媒(炭素移動媒体)として介在させる。そして、真空高温環境で、シード基板及び炭素供給フィード基板を加熱処理することにより、前記シード基板の表面に単結晶SiCをエピタキシャル成長させる方法である。

Field of industrial application (In Japanese)

本発明は、少なくとも表面がSiCで構成される基板を用いた半導体ウエハの製造方法に関するものである。

Scope of claims (In Japanese)
【請求項1】
 
少なくとも表面3C-SiC多結晶層で構成されるとともに、当該表面には4H-SiC単結晶で構成された種結晶が配置された基板に、前記種結晶を覆うように前記基板の表面にSi層を形成するSi層形成工程と
前記種結晶を覆うように前記Si層が形成された前記基板に3C-SiC多結晶層を形成することで、前記Si層を密閉するSi層密閉工程と、
記Si層密閉工程で形成された3C-SiC多結晶層に、炭素供給源にならない耐熱板を積層する積層工程
前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si層を溶融させてSi融液層を形成する加熱工程と
加熱制御を行うことで、前記Si融液層が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液層中のSiとを結合させることで、前記4H-SiC単結晶、前記種結晶を起点として前記3C-SiC多結晶層の厚み方向にエピタキシャル成長させ、前記耐熱板に到達すると前記厚み方向に直交する方向に4H-SiC単結晶層が拡大するようにエピタキシャル成長させ成長工程と
前記成長工程後に、エピタキシャル成長した4H-SiC単結晶層を露出させる露出処理と、
を含むことを特徴とする半導体ウエハの製造方法。

【請求項2】
 
請求項1に記載の半導体ウエハの製造方法であって、
前記基板には凹部が複数形成されており、前記凹部のそれぞれに前記種結晶を配置し、
前記Si層形成工程では、前記種結晶を覆うように前記Si層を前記凹部ごとに形成し、
前記Si層密閉工程では、前記基板に3C-SiC多結晶層を形成することで、凹部ごとに形成される前記Si層を密閉することを特徴とする半導体ウエハの製造方法。

【請求項3】
 
数の凹部が形成されており、少なくとも当該凹部の表面は3C-SiC多結晶で構成された基板の当該凹部のそれぞれに、単一又は複数の4H-SiC種結晶を局所的に生成するためのSi片を配置する配置工程と、
前記Si片が配置された前記凹部に3C-SiC多結晶層を形成することで、前記Si片を密閉するSi片密閉工程と、
前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si片を溶融させてSi融液にするSi片加熱工程と、
加熱制御を行うことで、前記Si融液が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液中のSiとを結合させることで、4H-SiC単結晶を前記3C-SiC多結晶層の厚み方向にエピタキシャル成長させて4H-SiC単結晶で構成される種結晶を局所的に形成する種結晶成長工程と
記種結晶を覆うようにSi層を前記凹部ごとに形成するSi層形成工程と
記基板に3C-SiC多結晶層を形成することで、凹部ごとに形成される前記Si層を密閉するSi層密閉工程と
記Si層密閉工程で形成された3C-SiC多結晶層に、炭素供給源にならない耐熱板を積層する積層工程
前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si層を溶融させてSi融液層を形成する加熱工程と
加熱制御を行うことで、前記Si融液層が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液層中のSiとを結合させることで、前記4H-SiC単結晶、前記種結晶を起点として前記3C-SiC多結晶層の厚み方向にエピタキシャル成長させ、前記耐熱板に到達すると前記厚み方向に直交する方向に4H-SiC単結晶層が拡大するようにエピタキシャル成長させる成長工程と
前記成長工程後に、エピタキシャル成長した4H-SiC単結晶層を露出させる露出処理と、
を含むことを特徴とする半導体ウエハの製造方法。

【請求項4】
 
数の凹部が形成されており、少なくとも当該凹部の表面は3C-SiC多結晶で構成された基板の当該凹部の表面を局所的に加熱することで、3C-SiC多結晶を多形制御して4H-SiC単結晶又は6H-SiC単結晶で構成される局所的な核部分を単一又は複数形成する核部分形成工程と、
記核部分を覆うようにSi層を前記凹部ごとに形成するSi層形成工程と
記基板に3C-SiC多結晶層を形成することで、凹部ごとに形成される前記Si層を密閉するSi層密閉工程と
記Si層密閉工程で形成された3C-SiC多結晶層に、炭素供給源にならない耐熱板を積層する積層工程
前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si層を溶融させてSi融液層を形成する加熱工程と
加熱制御を行うことで、前記Si融液層が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液層中のSiとを結合させることで、前記4H-SiC単結晶、前記種結晶を起点として前記3C-SiC多結晶層の厚み方向にエピタキシャル成長させ、前記耐熱板に到達すると前記厚み方向に直交する方向に4H-SiC単結晶層が拡大するようにエピタキシャル成長させる成長工程と
前記成長工程後に、エピタキシャル成長した4H-SiC単結晶層を露出させる露出処理と、
を含むことを特徴とする半導体ウエハの製造方法。

【請求項5】
 
複数の凹部が形成されており、少なくとも当該凹部の表面は3C-SiC多結晶で構成されるとともに、その底部には、単一又は複数の4H-SiC種結晶を局所的に生成するための突起部分が形成された基板の当該突起部分を覆うようにSi層を前記凹部ごとに形成するSi層形成工程と、
前記基板に3C-SiC多結晶層を形成することで、凹部ごとに形成される前記Si層を密閉するSi層密閉工程と、
前記Si層密閉工程で形成された3C-SiC多結晶層に、炭素供給源にならない耐熱板を積層する積層工程と、
前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si層を溶融させてSi融液層を形成する加熱工程と、
加熱制御を行うことで、前記Si融液層が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液層中のSiとを結合させることで、4H-SiC単結晶を、前記種結晶を起点として前記3C-SiC多結晶層の厚み方向にエピタキシャル成長させ、前記耐熱板に到達すると前記厚み方向に直交する方向に4H-SiC単結晶層が拡大するようにエピタキシャル成長させる成長工程と、
前記成長工程後に、エピタキシャル成長した4H-SiC単結晶層を露出させる露出処理と、
を含むことを特徴とする半導体ウエハの製造方法。

【請求項6】
 
請求項1から5までの何れか一項に記載の半導体ウエハの製造方法であって、
前記基板は、導電性部材の表面に3C-SiC多結晶層をCVD法により成膜して構成されることを特徴とする半導体ウエハの製造方法。

【請求項7】
 
請求項6に記載の半導体ウエハの製造方法であって、
前記導電性部材は、W、Ta又は等方性グラファイトであることを特徴とする半導体ウエハの製造方法。

【請求項8】
 
請求項1から7までの何れか一項に記載の半導体ウエハの製造方法であって、
前記耐熱板には、前記Si融液を蒸発させるための1又は複数の貫通孔が形成されていることを特徴とする半導体ウエハの製造方法。

【請求項9】
 
請求項1から8までの何れか一項に記載の半導体ウエハの製造方法であって、
前記耐熱板は、Ti又は耐熱セラミックによって構成されていることを特徴とする半導体ウエハの製造方法。

【請求項10】
 
少なくとも表面がSiCで構成される基板の表面にSi層を形成するSi層形成工程と、
前記Si層が形成された前記基板に3C-SiC多結晶層を形成することで、前記Si層を密閉するSi層密閉工程と、
前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si層を溶融させてSi融液層を形成する加熱工程と、
加熱制御を行うことで、前記Si融液層が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液層中のSiとを結合させることで、当該基板に4H-SiC単結晶をエピタキシャル成長させる成長工程と、
を含み、
前記成長工程は、
加熱温度を一定温度に保持することでSi融液層の過飽和度の変動を制限して、ヘテロ結晶多形の単一の4H-SiC単結晶が厚み方向にエピタキシャル成長するように制御する厚み方向成長工程と、
前記厚み方向成長工程で単一の4H-SiC単結晶がエピタキシャル成長した後に、冷却過程と昇温過程からなる温度変動過程を複数回繰り返すことで、前記基板の表面に水平な方向に単一の微小4H-SiC単結晶の成長を促す水平方向成長工程と、
を含むことを特徴とする半導体ウエハの製造方法。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2009274910thum.jpg
State of application right Registered
Please contact us by E-mail or facsimile if you have any interests on this patent


PAGE TOP

close
close
close
close
close
close
close