Top > Search of Japanese Patents > (In Japanese)スケール付きβ写像に基づくデータコンバート方式

(In Japanese)スケール付きβ写像に基づくデータコンバート方式

Patent code P130010066
File No. E074P18
Posted date Nov 21, 2013
Application number P2012-509297
Patent number P5334225
Date of filing Mar 22, 2011
Date of registration Aug 9, 2013
International application number JP2011001664
International publication number WO2011125296
Date of international filing Mar 22, 2011
Date of international publication Oct 13, 2011
Priority data
  • P2010-085212 (Apr 1, 2010) JP
Inventor
  • (In Japanese)堀尾 喜彦
  • (In Japanese)神野 健哉
  • (In Japanese)香田 徹
  • (In Japanese)合原 一幸
Applicant
  • (In Japanese)国立研究開発法人科学技術振興機構
Title (In Japanese)スケール付きβ写像に基づくデータコンバート方式
Abstract (In Japanese)集積回路による実装に適合し、回路の安定な動作を行うことができる、A/D変換器乃至カオス発生回路に好適なβ写像に基づくデータコンバータ方式を提供する。
スケール付きβ写像に基づくデータコンバート方式において、増幅係数がs(1-β)でダンピングファクターがβの離散時間積分器1と、この離散時間積分器1に直列に接続される量子化器2と、この量子化器2の出力側から前記離散時間積分器1の入力側に接続される帰還回路3を具備する。
Outline of related art and contending technology (In Japanese)

従来、β写像に基づくデータコンバート方式が提案されている(下記非特許文献1参照)。この方式は、PCM(Pulse Code Moduration)方式と比較して、アナログ回路実装時の安定度が優れている。すなわち、PCM方式は、量子化器の閾値や2倍アンプのゲイン定数などの回路パラメータの揺らぎやノイズなどにより、回路動作が発散する可能性がある。ただし、ビット長に対する変換誤差の収束は指数関数的である。一方、ΣΔ型コンバータの場合は、回路動作は安定であるが、変換精度を上げるためにオーバーサンプリングなどが必要である。さらに、ビット長に対する変換誤差の収束が遅い。これらに対し、β写像に基づくデータコンバート方式は、ΣΔ型コンバータと同様に回路パラメータのミスマッチに対してロバストであるのに加え、PCM方式と同様にほぼ最適なrate-distortion特性を持つ。

近年、β写像に基づくデータコンバート方式の性能をさらに上げるため、区間解析を用いて誤差を最小とするようなデコードアルゴリズム、及び回路パラメータの設計指針が示された(下記特許文献1,2、非特許文献2~4参照)。さらに、回路実装の自由度を向上させるため、増幅回路のゲインβと量子化器の閾値の許容範囲とがそれぞれ独立に設定できる、スケール付きβ写像に基づくデータコンバート方式が提案された(下記特許文献2、非特許文献3,4参照)。なお、この方式は、その特別な場合として通常のβ写像に基づくデータコンバータを含んでいる。

下記特許文献1,2、非特許文献1~4では、β写像に基づくデータエンコーダ(以下、A/Dコンバータ) や、スケール付きβ写像に基づくA/Dコンバータを構成するためのブロック図が提示されている。しかし、これらのブロック図は、実際の回路実装、特に、集積回路の実装には適していない。
以下、詳細に説明する。

スケール付きβ写像S(・)を式(1)に示す(特許文献2、非特許文献3,4参照)。

【数1】
(省略)

ここで、ν∈[s(β-1), s)は閾値パラメータ、1<β<2は変換の基数、γ=1/β、s>0はスケール定数である。さらに、s=(β-1)-1の時、スケール付きβ写像S(・)は次のβ写像C(・)と等しくなる(非特許文献1参照)。

【数2】
(省略)

ここで、ν∈[1, (β-1)-1)である。また、s=β・(β-1)-1のときには、上記式(1)のスケール付きβ写像S(・)は、もう一つのβ写像D(・)と等しくなる(非特許文献1参照)。

【数3】
(省略)

この場合には、ν∈[β, β(β-1)-1)となる。
離散時間をtn (nは自然数)とし、これを用いて、上記式(1)を一次元離散時間力学系として書き直すと、

【数4】
(省略)

と書くことができる。この一次元写像の例を図12に示す。この図12では、β=5/3、s=3、ν=5/2、γν=3/2である。また、図12中には、x(t1 )=0.6を初期値とする軌道も示してある。図12に示すように軌道は最終的に不変部分区間[ν-s(β-1), ν)内(図12中のDの部分)に閉じ込められる。
さらに、2値変数b(tn )∈{0, 1}を以下のように定義する。

【数5】
(省略)

ここで、Qθ(・)は、その閾値がθの量子化器である。また、以下では、

θ=γν …(6)
とする。この時、上記式(4)は、
x(tn+1 )=βx(tn )-b(tn )s (β-1) …(7)
と書くことができる。
ここで、入力信号xinput をt=t1 でサンプルするとする。すなわち、
x(t1 )=xinput …(8)
である。この時、上記式(7)をt=t1 からt=tL (LはA/D変換後のビット長)まで繰り返すことにより、入力信号xinput に対応したバイナリ信号列BS(xinput )を得る。

【数6】
(省略)

ここで、bn =b(tn )(n=1,2,…, L)、bL =b(tL )はLSB(最下位ビット)、b1 =b(t1 )はMSB(最上位ビット)である。
ところで、量子化器Qθ(・)の閾値パラメータνの許容範囲σνは、sとβにより、

【数7】
(省略)

と与えられる(特許文献2、非特許文献3,4参照)。これを図12のx(tn+1 )軸に太線で示す。したがって、量子化器の閾値θは、

【数8】
(省略)

の範囲内でなら変動が許容される(特許文献2、非特許文献3,4参照)。これを図12のx(tn )軸に太線で示す。
スケール付きβ写像を用いたA/D変換器の構成図は、下記特許文献2及び非特許文献3,4に示されている。図13はそのスケール付きβ写像を用いたA/D変換器の構成図である。ただし、このままの構成では集積回路による実装に適さない。

Field of industrial application (In Japanese)

本発明は、スケール付きβ写像に基づくデータコンバート方式に係り、特に、集積回路での実装に適合させるための離散時間積分器を用いたA/D変換器乃至カオス発生回路に関するものである。

Scope of claims (In Japanese)
【請求項1】
 
入力端と、該入力端に接続される離散時間積分器と、該離散時間積分器に直列に接続される量子化器と、該量子化器の出力側から前記離散時間積分器の入力側に接続される帰還回路と、該帰還回路-前記離散時間積分器-前記量子化器を介した出力端とを具備することを特徴とするスケール付きβ写像に基づくデータコンバート方式。

【請求項2】
 
請求項1記載のスケール付きβ写像に基づくデータコンバート方式において、
(省略)

【請求項3】
 
請求項1記載のスケール付きβ写像に基づくデータコンバート方式において、
(省略)

【請求項4】
 
請求項2又は3記載のスケール付きβ写像に基づくデータコンバート方式において、前記A/D変換器をスイッチト・キャパシタ積分回路を用いて回路化することを特徴とするスケール付きβ写像に基づくデータコンバート方式。

【請求項5】
 
請求項2又は3記載のスケール付きβ写像に基づくデータコンバート方式において、前記A/D変換器のビット長Lを無限大とすることにより、カオス発生回路としたことを特徴とするスケール付きβ写像に基づくデータコンバート方式。

【請求項6】
 
請求項2から5の何れか一項記載のスケール付きβ写像に基づくデータコンバート方式において、スケール付きβ写像S(・)に基づくA/D変換器を、離散時間t1 で入力信号xinput をサンプルし、写像をL回繰り返すことによりビット長がLの変換ビット列BS(xinput )を得る操作を行い、該操作においてビット長を無限大(L=∞)にすることにより、初期値をxinput とするカオス時系列を得ることを特徴とするスケール付きβ写像に基づくデータコンバート方式。

【請求項7】
 
請求項6記載のスケール付きβ写像に基づくデータコンバート方式において、初期値を設定する必要がない場合は、離散時間tn で-∞<n<∞とし、この場合には、スケール付きβ写像S(・)に基づくA/D変換器において、入力信号をサンプルする回路を不要とし、小型のカオス発生回路を構成することを特徴とするスケール付きβ写像に基づくデータコンバート方式。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2012509297thum.jpg
State of application right Registered
Reference ( R and D project ) ERATO AIHARA Complexity Modelling AREA
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close