Top > Search of Japanese Patents > (In Japanese)負のβ写像に基づくデータコンバート方式

(In Japanese)負のβ写像に基づくデータコンバート方式

Patent code P130010067
File No. E074P19
Posted date Nov 21, 2013
Application number P2012-509298
Patent number P5252668
Date of filing Mar 22, 2011
Date of registration Apr 26, 2013
International application number JP2011001666
International publication number WO2011125297
Date of international filing Mar 22, 2011
Date of international publication Oct 13, 2011
Priority data
  • P2010-087474 (Apr 6, 2010) JP
Inventor
  • (In Japanese)堀尾 喜彦
  • (In Japanese)神野 健哉
  • (In Japanese)香田 徹
  • (In Japanese)合原 一幸
Applicant
  • (In Japanese)国立研究開発法人科学技術振興機構
Title (In Japanese)負のβ写像に基づくデータコンバート方式
Abstract (In Japanese)集積回路による実装に適し、回路の安定な動作を行うことができる、A/D変換器乃至カオス発生回路に好適な負のβ写像に基づくデータコンバート方式を提供する。
負のβ写像に基づくデータコンバート方式において、増幅係数がsでダンピングファクターがβの離散時間積分器1と、この離散時間積分器1に直列に接続される量子化器2と、この量子化器2の出力側から離散時間積分器1の入力側へ接続されるβ倍の係数器3及び論理インバータ4からなる帰還回路を具備する。
Outline of related art and contending technology (In Japanese)

従来、負の実数を基数とする、負のβ写像に基づくデータコンバート方式が提案されている(下記特許文献1,非特許文献1,2参照)。この方式では、従来の正の実数を基数とするβ写像に基づくデータコンバート方式(下記特許文献2,非特許文献3,4参照)と比較して、特に、閾値の許容範囲の端付近での変換誤差が改善されている。これは、正の実数を基数とするβ写像では、不変部分区間の大きさは一定で、閾値パラメータの値により不変部分区間が定義域内を平行移動するのに対し、負のβ写像では、不変部分区間は定義域のほぼ中央に位置し、その大きさが閾値パラメータの値により拡大あるいは縮小し、拡大領域では回路のダイナミックレンジがより広く取れるためである。

以下、詳細に説明する。

負のβ写像に基づくデータ変換器について負のβ写像R(・)を下記式(1)に示す(下記特許文献1,非特許文献1,2)。

【数1】
(省略)
ここで、ν∈[s(β-1),s)は閾値パラメータ、-2<-β<-1は変換の基数、γ=1/β、s>0はスケール定数である。

離散時間をtn(nは自然数)とし、これを用いて、上記式(1)を一次元離散時間力学系として書き直すと、
【数2】
(省略)
と書くことができる。この一次元写像の例を図16に示す。この図16では、β=5/3,s=3,ν=5/2,γν=3/2とした。また、図16中には、x(t1)=0.6を初期値とする軌道も示している。図16に示すように、軌道は最終的に不変部分区間[LB,UB)内(図16中のDの部分)に閉じ込められる。ここで、LBとUBは表1で与えられる。

【表1】
(省略)

この表1より、不変部分区間の大きさが最大となるのは、ν=(β-1)sとν=sの時であり、この時は、LB=0,UB=sとなる。すなわち、νの許容範囲[s(β-1),s)内のνの最小値と最大値で不変部分区間の大きさは最大となる。この写像を回路で実装した場合、不変部分区間が大きい程回路のダイナミックレンジが大きく取れ、相対的にS/N比が改善する。ただし、νの値に依存して変換誤差が変動するので注意が必要である(下記特許文献1,非特許文献1,2)。さらに、ノイズや回路の非理想特性により、写像の軌道が定義域[0,s)をはみ出さないように不変部分区間の大きさを設定する必要がある。

次に、2値変数b(tn)∈{0,1}を以下のように定義する。
【数3】
(省略)
θ=γν …(4)
とする。この時、上記式(2)は、
【数4】
(省略)
と書くことができる。この式はさらに、
【数5】
(省略)
のように変形できる。

ここで、入力信号xinputをt=t1でサンプルするとする。すなわち、
x(t1)=xinput …(8)
である。この時、上記式(5)をt=t1からt=tL(LはA/D変換後のビット長)まで繰り返すことにより、入力信号xinputに対応したバイナリ信号列BS(xinput)を得る。

【数6】
(省略)
ここで、bn=b(tn)(n=1,2,…,L)、bL=b(tL)はLSB(最下位ビット)、b1=b(t1)はMSB(最上位ビット)である。

(省略)
【数7】
(省略)
とすればよい(下記特許文献1,非特許文献1,2)。

(省略)
【数8】
(省略)
と与えられる(下記特許文献1,非特許文献1,2)。これを図16のx(tn+1)軸に太線で示す。したがって、量子化器の閾値θは、
【数9】
(省略)
の範囲内でなら変動が許容される(下記特許文献1,非特許文献1,2)。これを図16のx(tn)軸に太線で示す。すなわち、環境の変化や回路素子の非理想特性、あるいは、ノイズなどにより量子化閾値θが変動しても、上記式(12)の範囲内にθがあれば、A/Dコンバータ回路は正常に動作する。逆に言えば、量子化閾値θが変動するような簡単で安価な回路構成でも、正常に動作するA/Dコンバータ回路を実現することが可能である。

負のβ写像に基づくA/D変換器の構成図は、下記特許文献1及び特許文献1,2に示されている。図17はその負のβ写像に基づくA/D変換器の構成図である。ただし、このままの構成では集積回路による実装に適さない。

Field of industrial application (In Japanese)

本発明は、負のβ写像に基づくデータコンバート方式に係り、特に集積回路での実装に適合させるための離散時間積分器を用いたA/D変換器乃至カオス発生回路に関するものである。

Scope of claims (In Japanese)
【請求項1】
 
離散時間積分器と、該離散時間積分器に直列に接続される量子化器と、該量子化器の出力側から離散時間積分器の入力側へ接続される係数器を含む帰還回路を具備することを特徴とする負のβ写像に基づくデータコンバート方式。

【請求項2】
 
(省略)

【請求項3】
 
(省略)

【請求項4】
 
(省略)

【請求項5】
 
(省略)

【請求項6】
 
請求項2から5の何れか一項記載の負のβ写像に基づくデータコンバート方式において、前記A/D変換器をスイッチト・キャパシタ積分回路を用いて回路化することを特徴とする負のβ写像に基づくデータコンバート方式。

【請求項7】
 
請求項2から5の何れか一項記載の負のβ写像に基づくデータコンバート方式において、前記A/D変換器のビット長Lを無限大にすることにより、カオス発生回路としたことを特徴とする負のβ写像に基づくデータコンバート方式。

【請求項8】
 
請求項7記載の負のβ写像に基づくデータコンバート方式において、負のβ写像R(・)に基づくA/D変換器を、離散時間t1で入力信号xinputをサンプルし、写像をL回繰り返す操作によりビット長がLの変換ビット列BS(xinput)を得る操作を行い、該操作においてビット長を無限大(L=∞)にすることにより、初期値をxinputとするカオス時系列を得ることを特徴とする負のβ写像に基づくデータコンバート方式。

【請求項9】
 
請求項8記載の負のβ写像に基づくデータコンバート方式において、初期値を設定する必要がない場合は、離散時刻tnで-∞<n<∞とし、この場合には、入力信号をサンプルする回路を不要とし、小型のカオス発生回路を構成することを特徴とする負のβ写像に基づくデータコンバート方式。
IPC(International Patent Classification)
F-term
Drawing

※Click image to enlarge.

JP2012509298thum.jpg
State of application right Registered
Reference ( R and D project ) ERATO AIHARA Complexity Modelling AREA
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close